基本介紹
- 書名：計算機系列教材:數字邏輯設計
- 出版社：清華大學出版社
- 頁數：332頁
- 開本：16
- 定價：39.50
- 作者：薛宏熙 胡秀珠
- 出版日期：2012年7月1日
- 語種：簡體中文
- ISBN：7302280320, 9787302280323
- 品牌：清華大學出版社
基本介紹,內容簡介,作者簡介,圖書目錄,
基本介紹
內容簡介
《計算機系列教材:數字邏輯設計(第2版)》獲普通高等教育“十一五”國家級規劃教材，可作為高等院校計算機、自動化、電子工程及相關專業“數字邏輯”課程的教材，也可作為從事相關工作的工程技術人員的參考書。
作者簡介
薛宏熙，清華大學計算機系教授。1962年畢業於清華大學自動控制系，畢業後在清華大學任教，其中1985年至1986年作為訪問學者在加拿大多倫多大學進修。研究方向為數字系統設計自動化，包括模擬、邏輯綜合、高層次綜合、形式驗證、軟硬體協同設計、系統晶片設計工具研究等。講授過的課程有數字邏輯、計算機原理、計算機系統結構、數字系統自動設計、VHDL與積體電路設計等。出版著作有《數字系統計算機輔助設計》、《數字系統設計自動化》、《計算機組成與設計》等。譯著有《VHDL簡明教程》、《用VHDL設計電子線路》、《數字邏輯與VHDL設計》等。
胡秀珠，清華同方股份有限公司高級工程師。1964年畢業於清華大學自動控制系，畢業後在北京理工大學任教，1981年調到清華大學計算機系，1997年加入清華同方計算機公司。主要從事電子產品、網路系統和控制系統的研發、設計。在用EDA工具設計中、大規模積體電路方面，積累了豐富的經驗和實例。出版著作有《計算機組成與設計》等。
胡秀珠，清華同方股份有限公司高級工程師。1964年畢業於清華大學自動控制系，畢業後在北京理工大學任教，1981年調到清華大學計算機系，1997年加入清華同方計算機公司。主要從事電子產品、網路系統和控制系統的研發、設計。在用EDA工具設計中、大規模積體電路方面，積累了豐富的經驗和實例。出版著作有《計算機組成與設計》等。
圖書目錄
第1章 邏輯電路導論
1.1 開關電路數學表示方法初步
1.1.1 真值表
1.1.2 二進制編碼
1.1.3 真值表的常見形式
1.1.4 分析與綜合
1.2 邏輯代數
1.2.1 邏輯代數的基本運算
1.2.2 邏輯函式
1.2.3 邏輯代數的基本公式和運算規則
1.3 用與門、或門和非門進行邏輯綜合
1.4 公式法化簡邏輯函式
1.5 卡諾圖
1.5.1 卡諾圖是真值表的圖形表示
1.5.2 用卡諾圖化簡邏輯函式
1.5.3 概念提升
1.6 邏輯函式的標準形式
1.6.1 函式的“積之和”表達式
1.6.2 函式的“和之積”表達式
1.6.3 兩種表達形式的互換
1.6.4 包含無關項的邏輯函式的化簡
1.7 表格法化簡邏輯函式
1.7.1 求質蘊含項集合
1.7.2 求最小覆蓋
1.7.3 表格法小結
1.8 解題示例
（本章小結）
（習題）
第2章 數字積體電路的基本元件——門電路
2.1 概述
2.2 TTL集成門電路
2.2.1 TTL與非門簡介
2.2.2 TTL與非門的外特性及其參數
2.2.3 集電極開路的與非門
2.2.4 TTL三態門
2.3 MOS場效應電晶體
2.4 MOS門電路
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.4.3 其他類型的CMOS門電路
2.4.4 CMOS邏輯門電性能分析
2.4.5 不同類型邏輯門的配合問題
2.5 74系列中小規模積體電路晶片
2.6 可程式邏輯器件
2.6.1 可程式邏輯陣列PLA
2.6.2 可程式陣列邏輯PAL和GAL
2.6.3 複雜可程式器件
2.6.4 現場可程式門陣列
2.6.5 可程式開關的物理實現
2.6.6 CPLD和FPGA特點比較
（本章小結）
（習題）
第3章 組合邏輯電路的最佳化實現
3.1 組合邏輯電路的特點與最佳化實現
3.2 單輸出函式和多輸出函式
3.2.1 多輸出函式的化簡
3.2.2 多輸出函式的最佳化實現
3.2.3 用EDA工具最佳化實現組合邏輯電路示例
3.3 多級邏輯電路的綜合
3.3.1 提取公因子
3.3.2 功能分解
3.4 組合邏輯電路積木塊
3.4.1 多路選擇器
3.4.2 用LUT構建更大規模的組合邏輯電路
3.4.3 編碼器
3.4.4 解碼器
3.4.5 數值比較器
3.4.6 算術邏輯運算電路
3.5 組合邏輯電路中的競爭和險象
3.5.1 險象的分析
3.5.2 險象的消除
3.6 解題示例
（本章小結）
（習題）
第4章 數的表示方法和算術運算電路
4.1 數制和編碼
4.1.1 數的位置表示法
4.1.2 二進制數和十進制數的相互轉換
4.1.3 八進制數的二進制編碼
4.1.4 十六進制數的二進制編碼
4.1.5 十進制數的二進制編碼
4.1.6 格雷碼
4.1.7 字元編碼
4.1.8 奇偶校驗碼
4.2 無符號數的加法運算
4.2.1 二進制整數的加法運算
4.2.2 BCD碼形式的十進制數加法運算
4.3 有符號數的表示方法和算術運算
4.3.1 二進制定點數的原碼錶示形式
4.3.2 二進制定點數的補碼錶示形式和加減運算
4.3.3 二進制定點數的反碼錶示形式和加減運算
4.4 用EDA工具設計算術運算電路示例
（本章小結）
（習題）
第5章 鎖存器、觸發器和暫存器
5.1 鎖存器
5.1.1 基本R-S鎖存器
5.1.2 選通D鎖存器
5.2 D觸發器
5.2.1 從總體的角度觀察D觸發器
5.2.2 D觸發器和D鎖存器的比較
5.2.3 帶使能控制的D觸發器
5.3 主從D觸發器
5.4 其他類型的觸發器
5.4.1 T觸發器
5.4.2 JK觸發器
5.5 暫存器
5.6 設計示例
（本章小結）
（習題）
第6章 同步時序電路
6.1 同步時序電路概述
6.2 同步時序電路的設計
6.2.1 狀態圖和狀態表
6.2.2 狀態分配
6.2.3 確定激勵函式和輸出函式
6.2.4 VHDL行為描述與使用EDA工具設計
6.3 狀態化簡
6.3.1 完全規定的有限狀態機和不完全規定的有限狀態機
6.3.2 狀態化簡算法
6.4 同步時序電路中的競爭和險象
6.4.1 狀態變遷序列與險象的關係
6.4.2 在VHDL行為描述中指定狀態編碼
6.5 算法狀態機圖
6.6 解題示例
（本章小結）
（習題）
……
第7章 異步時序電路
第8章 數字系統設計
附錄A EDA工具QuartusⅡ簡介
附錄B 硬體描述語言VHDL簡介
參考文獻
1.1 開關電路數學表示方法初步
1.1.1 真值表
1.1.2 二進制編碼
1.1.3 真值表的常見形式
1.1.4 分析與綜合
1.2 邏輯代數
1.2.1 邏輯代數的基本運算
1.2.2 邏輯函式
1.2.3 邏輯代數的基本公式和運算規則
1.3 用與門、或門和非門進行邏輯綜合
1.4 公式法化簡邏輯函式
1.5 卡諾圖
1.5.1 卡諾圖是真值表的圖形表示
1.5.2 用卡諾圖化簡邏輯函式
1.5.3 概念提升
1.6 邏輯函式的標準形式
1.6.1 函式的“積之和”表達式
1.6.2 函式的“和之積”表達式
1.6.3 兩種表達形式的互換
1.6.4 包含無關項的邏輯函式的化簡
1.7 表格法化簡邏輯函式
1.7.1 求質蘊含項集合
1.7.2 求最小覆蓋
1.7.3 表格法小結
1.8 解題示例
（本章小結）
（習題）
第2章 數字積體電路的基本元件——門電路
2.1 概述
2.2 TTL集成門電路
2.2.1 TTL與非門簡介
2.2.2 TTL與非門的外特性及其參數
2.2.3 集電極開路的與非門
2.2.4 TTL三態門
2.3 MOS場效應電晶體
2.4 MOS門電路
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.4.3 其他類型的CMOS門電路
2.4.4 CMOS邏輯門電性能分析
2.4.5 不同類型邏輯門的配合問題
2.5 74系列中小規模積體電路晶片
2.6 可程式邏輯器件
2.6.1 可程式邏輯陣列PLA
2.6.2 可程式陣列邏輯PAL和GAL
2.6.3 複雜可程式器件
2.6.4 現場可程式門陣列
2.6.5 可程式開關的物理實現
2.6.6 CPLD和FPGA特點比較
（本章小結）
（習題）
第3章 組合邏輯電路的最佳化實現
3.1 組合邏輯電路的特點與最佳化實現
3.2 單輸出函式和多輸出函式
3.2.1 多輸出函式的化簡
3.2.2 多輸出函式的最佳化實現
3.2.3 用EDA工具最佳化實現組合邏輯電路示例
3.3 多級邏輯電路的綜合
3.3.1 提取公因子
3.3.2 功能分解
3.4 組合邏輯電路積木塊
3.4.1 多路選擇器
3.4.2 用LUT構建更大規模的組合邏輯電路
3.4.3 編碼器
3.4.4 解碼器
3.4.5 數值比較器
3.4.6 算術邏輯運算電路
3.5 組合邏輯電路中的競爭和險象
3.5.1 險象的分析
3.5.2 險象的消除
3.6 解題示例
（本章小結）
（習題）
第4章 數的表示方法和算術運算電路
4.1 數制和編碼
4.1.1 數的位置表示法
4.1.2 二進制數和十進制數的相互轉換
4.1.3 八進制數的二進制編碼
4.1.4 十六進制數的二進制編碼
4.1.5 十進制數的二進制編碼
4.1.6 格雷碼
4.1.7 字元編碼
4.1.8 奇偶校驗碼
4.2 無符號數的加法運算
4.2.1 二進制整數的加法運算
4.2.2 BCD碼形式的十進制數加法運算
4.3 有符號數的表示方法和算術運算
4.3.1 二進制定點數的原碼錶示形式
4.3.2 二進制定點數的補碼錶示形式和加減運算
4.3.3 二進制定點數的反碼錶示形式和加減運算
4.4 用EDA工具設計算術運算電路示例
（本章小結）
（習題）
第5章 鎖存器、觸發器和暫存器
5.1 鎖存器
5.1.1 基本R-S鎖存器
5.1.2 選通D鎖存器
5.2 D觸發器
5.2.1 從總體的角度觀察D觸發器
5.2.2 D觸發器和D鎖存器的比較
5.2.3 帶使能控制的D觸發器
5.3 主從D觸發器
5.4 其他類型的觸發器
5.4.1 T觸發器
5.4.2 JK觸發器
5.5 暫存器
5.6 設計示例
（本章小結）
（習題）
第6章 同步時序電路
6.1 同步時序電路概述
6.2 同步時序電路的設計
6.2.1 狀態圖和狀態表
6.2.2 狀態分配
6.2.3 確定激勵函式和輸出函式
6.2.4 VHDL行為描述與使用EDA工具設計
6.3 狀態化簡
6.3.1 完全規定的有限狀態機和不完全規定的有限狀態機
6.3.2 狀態化簡算法
6.4 同步時序電路中的競爭和險象
6.4.1 狀態變遷序列與險象的關係
6.4.2 在VHDL行為描述中指定狀態編碼
6.5 算法狀態機圖
6.6 解題示例
（本章小結）
（習題）
……
第7章 異步時序電路
第8章 數字系統設計
附錄A EDA工具QuartusⅡ簡介
附錄B 硬體描述語言VHDL簡介
參考文獻
