虞志益

虞志益，博士、副研究員，於2000年和2003年獲復旦大學電子工程系（現微電子學系）學士和碩士，2007年獲美國加州大學戴維斯分校(UC Davis)電子與計算機工程系博士。2007年至2008年任職於美國IntellaSys公司。他於2008年底作為復旦大學引進人才成為復旦微電子研究院副研究員。

基本介紹

• 中文名：虞志益
• 國籍：中國
• 職業：博士、副研究員
• 畢業院校：復旦大學

主要成就

他的研究興趣包括高性能、低功耗的數字積體電路設計，以及多核處理器設計。在讀博期間，他負責設計了被廣泛認可為國際首個採用全局異步局部同步時鐘的36核處理器 (AsAP)，此項目被著名雜誌EE TIMES 報導；他還參與設計了一167核處理器。在IntellaSys期間，他參與設計採用堆疊式架構的極小面積極低功耗的40核及144核處理器(SEAforth)。他已出版一本專著，發表（錄用）論文20餘篇，包括國際頂級的會議/期刊如：ISSCC, VLSI Symposium, 2篇JSSC, 3篇TVLSI, IEEE Micro，其中06年的ISSCC論文已被引用30餘次。另外他已申請1份專利。

他是2009 ASSCC國際會議SOC組技術委員會成員，2009 ASICON國際會議技術委員會成員，及2009全國大學生電子設計競賽上海賽區評審專家。