董業民(中國科學院大學專任教師)

董業民，男，博士學位，中國科學院大學專任教師，畢業於蘇州大學。

基本介紹

• 中文名：董業民
• 國籍：中國
• 畢業院校：蘇州大學
• 學位/學歷：博士

人物經歷

教育背景

2001-03--2004-08 中國科學院上海微系統與信息技術研究所 工學博士

1998-09--2001-06 蘇州大學物理學院 理學碩士

1994-09--1998-06 蘇州大學物理學院 理學學士

工作經歷

2016-03~現在, 中國科學院上海微系統與信息技術研究所, 研究員

2007-02~2016-02,格羅方德（新加坡）私人有限公司, 研發部技術經理

2004-01~2007-01,上海華虹宏力半導體製造有限公司, 研發部主任工程師

2001-03~2004-08,中國科學院上海微系統與信息技術研究所, 工學博士

1998-09~2001-06,蘇州大學物理學院, 理學碩士

1994-09~1998-06,蘇州大學物理學院, 理學學士

科研成果

專利成果

（ 1 ） FPGA輻射測試模組、ASIC晶片抗輻射性能評估系統及方法, 2020, 第 3 作者, 專利號: 202011224082.X

（ 2 ） 一種靜電保護結構及靜電保護電路, 2020, 第 2 作者, 專利號: 201910773025.8

（ 3 ） 一種基於SOI工藝的靜電放電保護結構, 2020, 第 2 作者, 專利號: 201910722077.2

（ 4 ） 基於晶閘管的靜電保護單元及其並聯結構, 2020, 第 2 作者, 專利號: 202010658676.5

（ 5 ） 一種用於高壓容限電路的靜電保護結構, 2020, 第 2 作者, 專利號: 202010636724.0

（ 6 ） 一種柔性器件及其製備方法, 2020, 第 2 作者, 專利號: 202010579128.3

（ 7 ） 一種浮空的柔性器件及其製備方法, 2020, 第 2 作者, 專利號: 202010579138.7

（ 8 ） 一種聚焦離子束切割制樣方法, 2020, 第 2 作者, 專利號: 202010058948.8

（ 9 ） 一種用於精確定位製備鰭式場效應電晶體針尖樣品的製備方法, 2020, 第 2 作者, 專利號: 202010058945.4

（ 10 ） 閾值電壓的調節方法、裝置、CMOS器件、電子設備及存儲介質, 2020, 第 2 作者, 專利號: 202010058966.6

（ 11 ） 一種精確定位鰭式場效應電晶體的原子探針針尖樣品製備方法, 2020, 第 2 作者, 專利號: 202010061077.5

（ 12 ） 一種電子器件表面處理方法, 2020, 第 2 作者, 專利號: 202010061425.9

（ 13 ） 一種具有雙埋氧層的電晶體結構及其製備方法, 2019, 第 2 作者, 專利號: 201911214247.2

（ 14 ） 一種隧穿場效應電晶體及其製備方法, 2019, 第 2 作者, 專利號: 201911128957.3

（ 15 ） 半導體電路與超導電路單片集成的複合晶片及其製作方法, 2019, 第 2 作者, 專利號: 201911012066.1

（ 16 ） 一種柔性電子器件及其製備方法, 2019, 第 2 作者, 專利號: 201911000927.4

（ 17 ） 一種基於SOI工藝的晶閘管器件及靜電保護電路, 2019, 第 2 作者, 專利號: 201910743314.3

（ 18 ） 基於交替偏置的高可靠接口電路及方法, 2019, 第 4 作者, 專利號: 201910712286.9

（ 19 ） PMOS觸發的SCR器件、SCR器件的製造方法及SCR靜電保護電路, 2019, 第 3 作者, 專利號: 201910691004.1

（ 20 ） 逐步逼近型模數轉換裝置的電容陣列校準方法和裝置, 2019, 第 3 作者, 專利號: 201910687426.1

（ 21 ） 一種具有雙向SCR結構的ESD保護器件, 2019, 第 2 作者, 專利號: 201910650174.5

（ 22 ） 一種對角線型雙向SCR結構的ESD保護器件, 2019, 第 2 作者, 專利號: 201910650593.9

（ 23 ） 一種驅動電路、驅動方法及微反射鏡陣列, 2019, 第 2 作者, 專利號: 201910629209.7

（ 24 ） 存儲器及加固待存儲數據的方法, 2019, 第 3 作者, 專利號: 201910618491.9

（ 25 ） 異步時鐘ADC電路的亞穩態的檢測消除電路, 2019, 第 2 作者, 專利號: 201910558207.3

（ 26 ） 同步時鐘ADC電路的亞穩態的檢測消除電路, 2019, 第 2 作者, 專利號: 201910558206.9

（ 27 ） 一種柔性SOI器件結構及其製備方法, 2019, 第 2 作者, 專利號: 201910488313.9

（ 28 ） 改進的漢明碼糾錯方法, 2019, 第 3 作者, 專利號: 201910426799.3

（ 29 ） 一種用於Nanoprobe-FIB-TEM失效分析的多用途樣品座及其套用, 2019, 第 2 作者, 專利號: 201910339547.1

（ 30 ） 一種超薄TEM樣品的原位製備方法以及由此得到的超薄TEM薄膜, 2019, 第 2 作者, 專利號: 201910339551.3

（ 31 ） 一種集成結構的製備方法以及由此得到的銅互連線與介質層集成結構, 2019, 第 2 作者, 專利號: 201910339548.1

（ 32 ） 一種集成結構的製備方法以及由此得到的銅互連線與介質材料集成結構, 2019, 第 2 作者, 專利號: 201910340421.1

（ 33 ） 一種超低溫下SRAM時序電路的溫度自適應補償電路, 2018, 第 2 作者, 專利號: 201811406131.4

（ 34 ） 基於靜態隨機儲存單元陣列的單粒子翻轉檢測電路及方法, 2018, 第 3 作者, 專利號: 201811243175.X

（ 35 ） 一種CMOS電路與超導SFQ電路的單片集成方法, 2018, 第 2 作者, 專利號: 201811067650.2

（ 36 ） 一種IGBT短路過流保護電路, 2018, 第 4 作者, 專利號: 201810522926.5

（ 37 ） 一種三模冗餘電路結構, 2018, 第 3 作者, 專利號: 201810446851.7

（ 38 ） 201910773021.X, 2018, 第 2 作者, 專利號: 201810146296.6

（ 39 ） 一種鎖相環電路單粒子敏感性的量化評估方法, 2018, 第 2 作者, 專利號: 201810146750.8

（ 40 ） 一種基於SOI工藝的壓控振盪器電路, 2018, 第 2 作者, 專利號: 201810146296.6

（ 41 ） 一種用於鎖相環的鎖定檢測電路, 2018, 第 2 作者, 專利號: 201810145945.0

（ 42 ） 一種基於SOI工藝的NMOS器件及其構成的靜電保護電路, 2017, 第 2 作者, 專利號: 201711250882.7

（ 43 ） 一種基於SOI工藝的NMOS器件及其構成的靜電保護電路, 2017, 第 2 作者, 專利號: CN108063134A

（ 44 ） 一種ESD保護結構, 2017, 第 2 作者, 專利號: 201711223054.4

（ 45 ） 一種ESD保護結構, 2017, 第 2 作者, 專利號: CN108122904A

（ 46 ） 一種基於SOI工藝的靜電保護器件及其構成的靜電保護電路, 2017, 第 2 作者, 專利號: CN108063133A

（ 47 ） 用於IGBT柵極驅動晶片的LDMOS電平移位dv/dt噪聲抑制電路, 2017, 第 3 作者, 專利號: CN107947774A

（ 48 ） 一款基於SOI工藝的D觸發器電路設計, 2017, 第 2 作者, 專利號: CN107508578B

（ 49 ） 一種SOI下襯底接觸引出的方法, 2016, 第 2 作者, 專利號: CN106783729A

（ 50 ） 一種MOS場效應電晶體, 2016, 第 4 作者, 專利號: ZL201620597513.X

（ 51 ） Integration of trench MOS with low voltage integrated circuits, 2015, 第 3 作者, 專利號: US9209297B2

（ 52 ） 一種分離柵快閃記憶體器件製備工藝, 2015, 第 1 作者, 專利號: 201510557269.4

（ 53 ） High voltage trench transistor, 2015, 第 1 作者, 專利號: US9054133B2

（ 54 ） Integration of high voltage trench transistor with low voltage CMOS transistor, 2015, 第 3 作者, 專利號: US8999769B2

（ 55 ） Integration of trench MOS with low voltage integrated circuits, 2014, 第 3 作者, 專利號: US8637370B2

（ 56 ） 具有高電壓電晶體的積體電路系統及其製造方法, 2013, 第 1 作者, 專利號: TWI413211B

（ 57 ） 具有高電壓電晶體的積體電路系統及其製造, 2013, 第 1 作者, 專利號: CN101930946B

（ 58 ） Integrated circuit system with high voltage transistor and method of manufacture thereof, 2012, 第 1 作者, 專利號: US8138051B2

（ 59 ） 局部絕緣體上的矽製作功率器件的結構及實現方法, 2007, 第 3 作者, 專利號: CN100342549C

（ 60 ） 一種厚膜圖形化絕緣體上的矽材料的製備方法, 2006, 第 1 作者, 專利號: CN1265433C

（ 61 ） 一種製造源漏在自對準絕緣體上的納米電晶體器件的方法, 2006, 第 1 作者, 專利號: CN1261988C

（ 62 ） 採用側牆技術製備有納米矽通道的埋氧的方法, 2006, 第 1 作者, 專利號: CN1261974C

（ 63 ） 劑量-能量最佳化注氧隔離技術製備圖形化絕緣體上的矽材料, 2005, 第 1 作者, 專利號: CN1206725C

（ 64 ） 場效應電晶體的製造方法, 2005, 第 1 作者, 專利號: CN1193414C

（ 65 ） 注氧隔離技術製備全介質隔離的矽量子線的方法, 2005, 第 1 作者, 專利號: CN1199249C

（ 66 ） 降低絕緣體上的矽電晶體源漏串聯電阻的結構及實現方法, 2005, 第 1 作者, 專利號: CN1193432C

（ 67 ） 一種形成半導體襯底的方法, 2005, 第 1 作者, 專利號: CN1193421C

（ 68 ） 準絕緣體上的矽場效應電晶體及實現方法, 2005, 第 1 作者, 專利號: CN1184697C

出版信息

發表論文

（1） Cryogenic Characteristics of Multi-nanoscales Field Effect Transistors, IEEE Transactions on Electron Devices, 2021, 通訊作者

（2） An overview of spintronic true random number generator, Frontiers in Physics, 2021, 第 5 作者

（3） Soft-templated mesoporous carbon-modified glassy carbon electrode for sensitive and selective detection of aristolochic acids, Journal of Hazardous Materials, 2020, 第 7 作者

（4） Effects of boron doping on non-linear properties of SOI with embedded polycrystalline silicon layer for RF applications, Solid-State Electronics, 2020, 第 7 作者

（5） 雙模冗餘漢明碼的設計與驗證, 哈爾濱工業大學學報, 2020, 通訊作者

（6） 130 nm加固SOI工藝的抗輻射控制晶片設計, 國防科技大學學報, 2020, 通訊作者

（7） A 16-bit 8-MS/s SAR ADC with a foreground calibration and hybrid-charge-supply power structure, IEICE Electronics Express, 2020, 通訊作者

（8） A 16 bit 200 kS/s successive approximation register ADC with foreground on-chip self-calibration, IEICE Electronics Express, 2020, 通訊作者

（9） An Enhanced Well-Changed GGNMOS for 3.3-V ESD Protection in 0.13-μm SOI Process, IEICE Transactions on Electronics, 2020, 通訊作者

（10） Design of a High-performance Low-cost Radiation-Hardended phased-Locked Loop for Space Application, IEEE Transactions on Aerospace and Electronic Systems, 2020, 第 3 作者

（11） Synthesis of Millimeter-Scale Continuous WS2 Film by Mitigating Poisoning of H-2 on WO2.9 Precursor, Physica Status Solidi-Rapid Research Letters, 2019, 第 4 作者

（12） One-Transistor Memory Compatible with Si-Based Technology with Multilevel Applications, Advanced Electronic Materials, 2019, 通訊作者

（13） Multi-core yolk-shell like mesoporous double carbon-coated silicon nanoparticles as anode materials for lithium-ion batteries, Energy Storage Materials, 2019, 第 8 作者

（14） Mn-doped Co3O4 nanoarrays as a promising electrocatalyst for oxygen evolution reaction, Materials Research Express, 2019, 第 3 作者

（15） Glassy Carbon Electrode Modified via Molybdenum Disulfide Decorated Multiwalled Carbon Nanotubes for Sensitive Voltammetric Detection of Aristolochic Acids, Electroanalysis, 2019, 第 6 作者

（16） Flexible, Printable Soft X-ray Detectors Based on All-Inorganic Perovskite Quantum Dots, Advanced Materials, 2019, 其他（合作組作者）

（17） Flexible photodetectors based on reticulated SWNT/perovskite quantum dot heterostructures with ultrahigh durability, Nanoscale, 2019, 第 8 作者

（18） Double-shelled yolk-shell Si@C microspheres based electrochemical sensor for determination of cadmium and lead ions, Analytica Chimica Acta, 2019, 第 8 作者

（19） Comparative Investigation on Bias Dependent RF Performance of SOI Substrates, ECS Journal of Solid State Science and Technology, 2019, 第 5 作者

（20） Capillary-Bridge Mediated Assembly of Aligned Perovskite Quantum Dots for High-Performance Photodetector, Journal of Materials Chemistry C, 2019, 第 10 作者

（21） Fabrication and characterization of radiation hardened SOI wafers via ion-cut technique, ECS Journal of Solid State Science and Technology, 2018, 第 6 作者

（22） Compact Model for Tunnel Diode Body Contact (TDBC) SOI n-MOSFETs, IEEE Transactions on Electron Devices, 2018, 第 7 作者

（23） Body Effects on the Tuning RF Performance of PD SOI Technology Using Four-Port Network, IEEE Electron Device Letters, 2018, 通訊作者

（24） An Electrochemical Sensor Based on Green γ-AlOOH-Carbonated Bacterial Cellulose Hybrids for Simultaneous Determination Trace Levels of Cd(II) and Pb(II) in Drinking Water, Journal of The Electrochemical Society, 2018, 通訊作者

（25） Effects of Low Boron Concentration on Electrical Properties of Commercial Trap-Rich High Resistivity SOI Substrate, ECS Journal of Solid State Science and Technology, 2018, 第 5 作者

（26） Study of Total-Ionizing-Dose Effects on a Single-Event-Hardened Phase-Locked Loop, IEEE Transactions on Nuclear Science, 2018, 第 3 作者

（27） Investigation of radiation hardened SOI wafer fabricated by ion-cut technique, Nuclear Instruments and Methods in Physics Research B, 2018, 第 6 作者

（28） Resistivity and Radio-Frequency Properties of Two-Generation Trap-Rich Silicon-on-Insulator Substrates, Chinese Physics Letters, 2018, 第 5 作者

（29） A 12 bit 120MS/s SHA-less Pipeline ADC with Capacitor Mismatch Error Calibration, IEICE Electronics Express, 2018, 第 5 作者

（30） 基於0.13μm CMOS的WiFi功率放大器設計, Design of the WiFi Power Amplifier in 0.13μm CMOS, 半導體技術, 2017, 第 4 作者

（31） Fabrication of radiation hardened SOI with embedded Si nanocrystal by ion-cut technique, J. Vac. Sci. Tech. B, 2017, 第 6 作者

（32） SOI標準單元庫抗總劑量輻射驗證方法研究, 半導體技術, 2017, 第 5 作者

（33） Substrate current characterization and optimization of high voltage LDMOS transistors, Solid-State Electronics, 2008, 第 3 作者

（34） A comprehensive study of reducing the STI mechanical stress effect on channel-width-dependent Idsat, Semiconductor Science and Technology, 2007, 第 4 作者

（35） The formation of thick buried oxide layers using ion implantation from water plasma, Thin Solid Films, 2005, 第 3 作者

（36） Patterned silicon-on-insulator technology for RF Power LDMOSFET, Microelectronic Engineering, 2005, 第 3 作者

（37） Synthesis and Thermal Conductivity Measurement of High-Integrity Ultrathin Oxygen-Implanted Buried Oxide Layers, Japanese Journal of Applied Physics, 2004, 第 1 作者

（38） Comparative study of SOI/Si hybrid substrates fabricated using high-dose and low-dose oxygen implantation, Journal of Physics D: Applied Physics, 2004, 第 1 作者

（39） Optimized implant dose and energy to fabricate high-quality patterned SIMOX SOI materials, Solid State Communications, 2004, 第 1 作者

（40） Patterned buried oxide layers under a single MOSFET to improve the device performance, Semiconductor Science and Technology, 2004, 第 1 作者

（41） Formation of ultra-thin silicon-on-insulator materials by low-dose low-energy oxygen ion implantation, Chemical Physics Letters, 2003, 第 3 作者

（42） Low defect density and planar patterned SOI materials by masked SIMOX, Chemical Physics Letters, 2003, 第 1 作者

（43） Formation of silicon islands free buried oxide layer by energy optimization at very low dose ion implantation, Surface and Coatings Technology, 2002, 第 3 作者

（44） Room-temperature visible electroluminescence of Al-doped silicon oxide films, Applied Physics Letters, 2001, 第 2 作者

（45） Photoluminescence from Ge-Si02 thin films and its mechanism, Chinese Science Bulletin, 2001, 第 1 作者

科研項目

（ 1 ） 高可靠SOI晶片化系統集成技術, 主持, 部委級, 2016-07--2019-06

（ 2 ） 130nm高可靠SOI工藝與設計平台, 主持, 國家級, 2014-10--2018-11

（ 3 ） 低溫存儲器研發, 主持, 部委級, 2018-02--2022-12