英特爾智慧型高速快取技術

英特爾智慧型高速快取技術（Intel Advanced Smart Cache）是2006年推出的英特爾酷睿微架構中所包含的5大革新技術之一，它專為多核心處理器設計，能夠讓每一個核心動態地利用高達100%的可用二級快取資源，並同時以更高的吞吐率從高速快取中獲取數據，從而有效加強了多核心架構的執行效率，增加絕對性能和每瓦特性能。

基本介紹

• 中文名：英特爾智慧型高速快取技術
• 外文名：Intel Advanced Smart Cache
• 推出時間：2006
• 對象：專為多核心處理器

技術前身

——Smart Cache

英特爾第一代雙核心處理器設計只是單純地把兩顆核心封裝在一起，並分享同一個FSB頻寬，當其中一顆核心使用FSB時，另一顆便需要等待另一顆的完成才能使用FSB，加上英特爾FSB設計是單向存取，同時還需要通過北橋來讀取系統記憶體資料，以上種種因素均嚴重加重了FSB的工作量。此外由於兩顆核心沒有直接溝通的橋樑，所以當兩顆核心工作量不平均時，如其中一顆核心工作量過少，L2 Cache沒有被有效地套用，但另一顆核心的L2 Cache卻因工作量過重，L2 Cache容量沒法應付而需要傳取系統記憶體，更關鍵的是它並無法直接借用另一顆核心的L2 Cache空間，只能經過FSB及北橋才能達到目的，在這一過程中便會出現嚴重的讀取延遲，大幅度降低整個處理器的執行效率。

在意識到上文所說的問題之後，英特爾在酷睿微架構的前身—— 移動平台的Yonah處理器中首次提出Smart Cache的概念，其最主要的特點就是通過處理器核心內部的Shared Bus Router讓兩個核心共享相同的二級快取，也就是說當CPU 1運算完畢後把結果存在二級快取時，CPU 0便可通過Shared Bus Router讀取CPU 1放在共用二級快取上資料，大幅減低讀取上的延遲並減少使用FSB頻寬，從而減輕FSB頻寬的壓力，此外Shared Bus Router還會為雙核心使用FSB傳輸進行排序，新加入的Bandwidth Adaptation機制改善了雙核心共用FSB時的效率，減少不必要的延遲，提升不同核心協作的效率。

特點與革新

以之前Yonah處理器中的Smart Cache為基礎，英特爾在2006年推出的酷睿微架構中發布了英特爾智慧型高速快取技術（Intel Advanced Smart Cache）。與之前的Smart Cache不同的是，酷睿微架構進一步加強了Prefetch（預讀取）快取的能力，每顆核心均擁有3個獨立預讀取機制 （兩個數據段和一個索引段） 和兩個二級快取預讀取機制，從而讓不同核心更加“聰明”的 運用二級快取資源，大幅提高了二級高速快取的命中率從而提升整體的執行效率。

此外，在英特爾智慧型高速快取技術中，每個核心都可以動態支配全部二級高速快取。當某一個核心當前對快取的利用較低時，另一個核心就可以動態增加占用二級快取（L2高速快取）的比例。甚至當其中的一個核心關閉時，仍可以保持全部快取在工作狀態，另外也可以根據需求關閉部分快取來降低功耗。