《納米尺度CMOS工藝下的非接觸測試關鍵技術的研究》是依託浙江大學，由虞小鵬擔任項目負責人的面上項目。
基本介紹
- 中文名：納米尺度CMOS工藝下的非接觸測試關鍵技術的研究
- 依託單位：浙江大學
- 項目負責人：虞小鵬
- 項目類別：面上項目
項目摘要,結題摘要,
項目摘要
作為今後積體電路設計的主要方向，納米尺度的CMOS積體電路擁有更高的工作頻率而更低的功耗，但是面臨著可靠性與測試技術的巨大挑戰。本項目研究納米尺度CMOS工藝下的積體電路測試的非接觸式測試方法的關鍵技術。其中包括缺陷與偏差導向型的測試技術；器件測試物理量的片內外映射技術；內建式的電路測試技術；高效近場非接觸耦合技術；可定址陣列電路測試的寄生補償技術。以此為基礎構建一個非接觸式的納米尺度CMOS積體電路測試理論與系統。本項目將微電子、電路與系統、測試、無線通信等多個學科的理論與技術相結合，有非常重要的科學研究價值和實踐意義。項目中驗證的電路與系統可以用於產業化，帶來很好的經濟效益和社會效益。
結題摘要
本項目研究納米尺度CMOS工藝下的積體電路測試的非接觸式測試方法的關鍵技術。主要研究內容包括：納米尺度 CMOS 工藝下的器件與電路誤差和缺陷的科學描述；片內器件或者電路測試物理量到片外測試機物理量的科學有效的映射；陣列測試的寄生補償或者抵消機制的研究。建立非接觸式的測試信號傳輸機制,並設計完整的通信系統；最後將子電路,通信模組進行結合,形成測試系統。本項目研究了非接觸式測試主要的技術方案，在射頻耦合與近場耦合這兩種方式上進行了詳細研究，在主流的13.56MHz，sub-GHz,2.4GHz, 40GHz, 60GHz等一系列重要的頻段上進行了電路與系統的研究，設計了多款積體電路並在主流的CMOS工藝上進行了流片驗證。另外在測試方法學上，本項目還研究了工藝偏差、外在干擾對積體電路性能的影響，並對現有的CMOS工藝條件下的片上隔離器件進行了建模和設計。另外，本項目還研究了片上無源器件的測試方法，並提出了一種可定址的S參數測試方法。本項目的實施是積體電路設計領域的一次多學科融合的非常有益的嘗試，本研究積體電路工藝與測試、積體電路設計、射頻系統、電磁兼容性等領域解決了多項科學問題。而從工程套用角度來看，本項目研發並流片驗證了超過20款積體電路，這些積體電路IP完全可以滿足相關的套用需求，有非常重要的套用前景。
