《積體電路抗故障注入攻擊早期診斷關鍵技術研究》是依託天津大學，由劉強擔任項目負責人的面上項目。
基本介紹
- 中文名：積體電路抗故障注入攻擊早期診斷關鍵技術研究
- 項目類別：面上項目
- 項目負責人：劉強
- 依託單位：天津大學
項目摘要,結題摘要,
項目摘要
積體電路晶片已廣泛套用於國計民生的各個領域，成為我國信息化和信息安全體系的重要基礎。一個積體電路晶片可以集成幾十億隻電晶體，如此高的複雜度使晶片設計本身的安全完整性越來越難以保證。攻擊者可以採取多種手段對晶片薄弱環節進行攻擊，以竊取和修改晶片內部的敏感數據，會造成巨大的經濟損失和社會危害。因此，在設計階段對晶片設計進行早期診斷，查找安全隱患，採取防護措施，對提高晶片和信息系統安全性、縮短設計周期和降低成本具有重要意義。目前，故障注入攻擊已成為晶片安全的重要威脅。本項目圍繞故障注入攻擊作用機理和建模、低成本故障注入機制、高效激勵生成方法、以及抗故障注入攻擊量化評估體系等方面展開重點研究，通過形式化建模和故障注入機制的創新性探索，將實現一個高效的硬體模擬環境，用於積體電路設計抗故障注入攻擊的早期診斷。項目研究成果可以廣泛套用於晶片的開發過程以及第三方檢測，有助於促進我國積體電路產業的發展。
結題摘要
積體電路成為我國信息化和信息安全體系的重要基礎，積體電路的安全決定了被處理信息的安全。然而，設計缺陷或被植入惡意功能單元給積體電路的使用留下了安全隱患，使攻擊者有機可乘，採用各種手段對晶片進行攻擊，造成巨大危害。本項目提出了一個積體電路抗故障注入攻擊早期診斷方法，旨在設計階段對晶片設計的安全性進行評估，查找安全隱患，以確保晶片的安全性，縮短設計周期，降低設計成本。主要研究內容和取得重要成果如下：（1）實現了納秒級電磁脈衝發生器，可產生幅值可調（0-50V）、脈寬可變（200-2000ns）、最快下降沿＜20ns的脈衝信號，並搭建了一個電磁故障注入攻擊實驗平台。發現電磁脈衝故障注入攻擊會造成數字電路的延時和翻轉故障，特別是翻轉故障。提出了改進的時鐘毛刺故障模型，和原有模型相比，攻擊成功率提升了14%，破解需要的平均故障數減少了8.5%。（2）設計了基於FPGA的資源消耗低、注入效率高的故障注入攻擊硬體模擬平台。該平台工作在電路網表級，可以避免修改設計源碼；能夠自動生成各種故障模型，覆蓋各種不同的故障注入攻擊技術；整個模擬過程對用戶透明，可以容易地與現有FPGA開發流程集成。創新性地提出了邏輯混合和基於增廣S圖的平衡結構部分掃描方法，與已有的方法比，節省了35.7%~47.2%邏輯資源。（3）為了檢測冗餘電路，創新性地提出了一種結合硬體木馬結構特徵與宿主電路特徵的硬體木馬檢測技術。通過特徵提取、特徵匹配、異常值判別等算法的開發，提高了硬體木馬的檢測準確率。實驗結果表明，本項目所提出的方法可檢測到所有的隱秘木馬，硬體木馬檢測準確率可以達到87%。與現有方法相比，檢測的準確率和誤判率均為最好。（4）針對SPN（SubstitutionPermutation Network）結構密碼電路，建立了基於信息熵的晶片設計抗故障注入攻擊能力的量化評價體系， 定義的安全因子可以量化多種故障模型和防禦措施的效果。本項目提出的積體電路抗故障注入攻擊早期診斷方法實現了故障生成、故障注入、攻擊模擬、安全評估的完整流程，可以廣泛套用於晶片的開發過程以及第三方檢測，有助於促進我國積體電路產業的健康發展。
