相變材料應變工程與鍺多柵電晶體的最佳化集成方案

《相變材料應變工程與鍺多柵電晶體的最佳化集成方案》是依託浙江大學，由程然擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：相變材料應變工程與鍺多柵電晶體的最佳化集成方案
• 依託單位：浙江大學
• 項目負責人：程然
• 項目類別：青年科學基金項目

項目摘要

矽器件的持續微型化降低了器件的生產成本，同時也引入了遷移率降低等問題。通過微細化的方法進一步提高矽MOSFET的性能已經非常困難了。鍺同時具有很高的電子和空穴遷移率，因而被認為是替代矽作為器件溝道材料的理想選擇之一。因此，鍺溝道多柵器件（MuGFETs）很可能在10 nm以下高性能邏輯電路中被採用。應變工程之一的應變層（liner stressor）技術從90 nm節點開始已經被工業界採用以提高器件性能。但是liner stressor在鍺MuGFET甚至平面器件上的研究卻非常缺乏。本研究通過建立有實驗校準的三維應變模型來學習相變材料應變層引起溝道應變的原理。有應變的反層價帶模型和散射模型也會建立，用來準確評估應變鍺器件的空穴遷移率。本研究通過調整應變模型的參量，進而推算鍺器件的空穴遷移率的變化，來提供一個有相變材料應變層的鍺MuGFET的最佳化製備方案，用以最大程度的提高器件的有效遷移率。

結題摘要

隨著器件尺寸的逐漸減小，進一步通過簡單的工藝步驟提升器件性能，從而完成摩爾定律對於器件性能的要求，已經變得極度困難。傳統的平面Si器件無論是在成本上還是物理原理上，都面臨著極大的挑戰。在這種情況下，通過應變工藝，改變能帶結構來進一步提升MOSFET器件的電學特性，是一個工藝簡單且行之有效的方法。應變工程之一的應變層（liner stressor）技術從90 nm節點開始已經被工業界採用以提高器件性能。但是liner stressor在鍺MuGFET甚至平面器件上的研究卻非常缺乏。基於相變材料應變層對極度微縮化的邏輯器件在性能提升方面的巨大潛力，本項目對不同相變材料在Si，Ge基襯底以及器件進行集成並分析研究其對載流子遷移率以及器件性能所帶來的影響。通過對比分析不同的器件結構，不同的材料組分對溝道應變的變化，建立準確的有限元應變模擬及遷移率計算模型，在實驗以及模擬結合的情況下，本課題順利分析獲得了針對三維Ge基器件結合相變材料應變層技術的工藝最佳化方案，對亞10 nm以下小器件的性能提升，提供了行之有效的方案。