基本介紹
- 中文名：王進祥
- 國籍：中國
- 出生日期：1968年
- 職業：博士生導師
個人簡介,研究方向,論著成果,
個人簡介
1986-1990年：畢業於哈爾濱工業大學半導體物理與器件專業，獲學士學位
1990-1993年：畢業於哈爾濱工業大學半導體物理與器件專業，獲碩士學位
1995-2001年：哈爾濱工業大學電子科學與技術系 講師
2001- 目前：哈爾濱工業大學電子科學與技術系 副教授
研究方向
1.差錯控制理論及其算法的VLSI實現結構研究：主要研究RS碼編、解碼算法及其硬體實現，卷積碼編、解碼算法及其硬體實現和級連碼系統算法及其硬體實現技術。
2.VLSI/SoC設計方法及其實現技術研究：主要研究IP設計、驗證及其標準化與管理，基於平台的SoC設計與驗證方法。
論著成果
[1]王進祥，張乃通，來逢昌，葉以正，流水線結構RS(255,223)解碼器的VLSI設計，計算機研究與發展，2000，37(1):61~65
[2]LI Xiao-ming, WANG Jin-xiang, YU Ming-yan, YE Yi-zheng, A Modified Data Cache Management Scheme Based on NTS Structure, The 4th International Conference on ASIC, Shanghai, China 2001:444~447
[3]YOU Yu-xin, WANG Jin-xiang, LAI Feng-chang, YE Yi-zheng, VLSI Design and Implementation of High-Speed Viterbi Decoder, 2002 International Conference on Communication, Circuits and Systems and West Sino Exposition Proceedings, Chengdu, China, 2002:64-68
[4]游余新, 王進祥, 來逢昌, 葉以正. 高速低功耗維特比解碼器的設計與實現. 計算機研究與發展. 2003, 40(2): 360~365
[5]完成了系統行為級ICCAD及建庫技術、級連碼編/解碼系統、存儲器差錯控制系統、EDA技術在衛星控制系統設計中的套用等項目研究，以及嵌入式套用的SoC晶片的研製。
