《流處理器研究與設計》一書介紹了一種新型的非馮·諾依曼體系結構——流體系結構。作者在前人的研究基礎上，結合自己多年科研工作的體會，介紹了流處理的主要思想、流體系結構及其運行機制、編程模型及編譯器設計，以JPEG和H.264等典型套用為例詳述了套用的流化方法；並敘述了多核流體系結構設計、程式設計與編譯及VLSI特性等多個方面的內容；最後就流體系結構的未來發展進行了討論。《流處理器研究與設計》在介紹流體系結構這一專業領域的知識和技術時，秉承實事求是的科研精神，力求做到由淺入深、文字流暢、便於閱讀。
基本介紹
- 書名：流處理器研究與設計
- ISBN：9787121084874
- 頁數：275頁
- 出版社： 電子工業出版社
- 出版時間：; 第1版 (2009年4月1日)
- 開本：16
- 叢書名：研究生教育書系/信息與電子學科
目錄
第1章 緒論
1.1 VLSI技術的發展對處理器體系結構的影響
1.2 套用對體系結構提出的新要求
1.3 高性能體系結構面臨新的挑戰
1.3.1 專用處理器
1.3.2 通用微處理器
1.3.3 DSP與可程式的媒體處理器
1.4 新興的流處理器
1.4.1 Imagine和Merrimac
1.4.2 CELL處理器
1.4.3 基於片上存儲的VIRAM體系結構
1.4.4 片內多處理機體系結構的代表：RAW和TRIPS
1.4.5 流計算模型SCORE
1.4.6 新型流體系結構小結
第2章 流處理
2.1 流處理思想
2.2 硬體結構模型
2.2.1 解耦合計算和訪存
2.2.2 多級存儲層次
2.3 流處理實例及與向量處理的比較
2.4 小結
第3章 流處理器微體系結構
3.1 流體系結構設計思想
3.1.1 控制子系統
3.1.2 存儲子系統
3.1.3 計運算元系統
3.1.4 對外接口
3.2 流處理器的指令集設計技術
3.2.1 流級指令
3.2.2 kernel級指令
3.3 流處理器的流水線設計技術
3.3.1 核心指令執行流水線的組織結構
3.3.2 流數據訪問流水線的組織結構
3.3.3 流水線的數據通路及其相關處理
3.4 流處理器計運算元系統的設計
3.4.1 簇內暫存器檔案系統
3.4.2 簇內交叉互連開關
3.4.3 運算單元 ALU和DSQ
3.4.4 計算簇內便箋存儲器設計
3.4.5 計算簇間的通信單元設計
3.4.6 流IO單元設計
3.5 流處理器控制子系統的設計
3.5.1 核心指令控制邏輯
3.5.2 流指令控制邏輯
3.5.3 標量處理器核的控制邏輯
3.6 流處理器存儲子系統的設計
3.6.1 流暫存器檔案
3.6.2 Cache
3.6.3 DRAM存儲器
3.7 流處理器核對外接口的設計
3.7.1 與標量處理器核的接口
3.7.2 多片流處理器核互連線口
3.7.3 片上匯流排接口
3.8 提高性能的最佳化設計討論
3.8.1 條件流
3.8.2 片上索引流
3.8.3 軟體流水
3.9 流處理器實例
3.9.1 用於數字媒體處理的流處理器Storm
3.9.2 用於科學計算的流處理器FT64
3.10 小結
第4章 流處理器協同機制
4.1 概述
4.2 軟體協同控制機制
4.2.1 軟體協同的工作原理
4.2.2 協處理中間件
4.3 硬體協同控制機制
4.3.1 異構核協同單元
4.3.2 協處理中間件
4.3.3 異構核協同任務的實現
4.4 異構核間的數據傳輸
4.4.1 分離片外存儲空間
4.4.2 共享片外存儲空間
4.5 小結
第5章 流編程模型與編譯器
5.1 流編程模型
5.1.1 流級程式
5.1.2 核心程式
5.1.3 StreamC/KernelC語言
5.1.4 層次化的流編譯器結構
5.2 核心級編譯器設計
5.2.1 核心級編譯器流程
5.2.2 VLIW調度
5.2.3 通信調度
5.2.4 暫存器分配
5.3 流級編譯器設計
5.3.1 流級編譯概述
5.3.2 流級編譯的流程
5.3.3 流調度
5.4 其他流程式語言與編譯環境
5.5 小結
第6章 流套用與編程
6.1 流套用概述
6.2 流套用的映射
6.2.1 程式特徵分析
6.2.2 劃分數據流圖
6.2.3 計算核心的編寫
6.2.4 流組織及其常用方法
6.3 媒體套用實例：高清H.264編碼
6.3.1 H.264簡介
6.3.2 流化平台介紹
6.3.3 H.264的流化實現
6.3.4 H.264的流化結果分析
6.4 科學計算實例：梅森素數求解法
6.4.1 梅森素數及其求解方法LUCAS
6.4.2 LUCAS-Lehmer法的流式實現
6.4.3 LUCAS流式算法在FT64上的性能分析和評測
6.5 小結
第7章 多核流處理器設計
7.1 流體系結構多維可擴展性
7.1.1 簇內擴展
7.1.2 簇間擴展
7.1.3 多核擴展
7.2 多核流體系結構
7.2.1 多核流體系結構的頂層硬體結構
7.2.2 流傳輸協定
7.2.3 流互連網路模組
7.3 TiSA多核流程式的設計與編譯
7.3.1 面向多核的流程式設計
7.3.2 多核流程式的靜態編譯
7.4 流體系結構的多維擴展代價與性能
7.4.1 VLSI開銷
7.4.2 性能效率
7.5 小結
第8章 未來流處理器研究
8.1 非規則流研究
8.2 編程模式研究
8.3 基於流模型的多核調度
8.4 通用領域的發展
8.5 其他的研究點
8.6 小結
參考文獻
