時鐘抖動（the jitter of the recovered clock signal）是相對於理想時鐘沿實際時鐘存在不隨時間積累的、時而超前、時而滯後的偏移稱為時鐘抖動,簡稱抖動.可以用抖動頻率和抖動幅度對時鐘抖動進行定量描述。通常希望一個周期性波形(特別是時鐘)跨過特定門限的時間非常精確，與該理想值的偏差稱為抖動.
基本介紹
- 中文名：時鐘抖動
- 外文名：the jitter of the recovered clock signal
測量方法,類型,來源和分解,
測量方法
時鐘抖動的測量方法,並根據時鐘抖動與adc採樣信號信噪比之間的關係,提出利用信噪比測量時鐘抖動的兩種方法: (1)通過信噪比與信號頻率之間的關係計算時鐘抖動的頻率掃描法。 (2)通過信噪比與信號幅度之間的關係計算時鐘抖動的幅度掃描法.同時利用matlab分別對兩種方法進行了仿真和驗證.最後用這兩種方法分別測量了鎖相環時鐘和晶振時鐘的抖動.測量結果表明,頻率掃描法、幅度掃描法測量時鐘抖動操作簡單、測量精確,並且具有很好的一致性。
類型
（1）相鄰周期抖動,測量的是1,000個時鐘周期內任意2個相鄰時鐘周期之間的時鐘周期(clock period)變化。 （2）周期抖動,周期抖動測量的是10,000個時鐘周期波形內某個時鐘周期的時鐘周期最大偏離。 （3） 時間間隔誤差(tie)抖動,時間間隔誤差或tie抖動測量的是時鐘每個工作沿(active edge)與相應理想時鐘沿的距離。 （4）相位噪聲，相位噪聲在頻域測量，是在給定載波信號偏移條件下額定1hz頻寬處的信號功率與噪聲功率之比值。
來源和分解
時鐘的抖動可以分為隨機抖動（random jitter，簡稱rj）和固有抖動（deterministic jitter），隨機抖動的來源為熱噪聲、shot noise和flick noise，與電子器件和半導體器件的電子和空穴特性有關，比如ecl工藝的pll比ttl和cmos工藝的pll有更小的隨機抖動；固定抖動的來源為：開關電源噪聲、串擾、電磁干擾等等，與電路的設計有關，可以通過最佳化設計來改善，比如選擇合適的電源濾波方案、合理的pcb布局和布線。 和串列數據的抖動分解很相似，時鐘的抖動可以分為dj和rj。但不同的是，時鐘的固有抖動中通常只有周期性抖動（pj），不包括碼間干擾（isi）。當時鐘的上下邊沿都用來鎖存數據時占空比時鐘（dcd）計入固有抖動，否則不算固有抖動。
