數字電子技術(2008年浙江科學技術出版社出版的圖書)

《數字電子技術》是2008年浙江科學技術出版社出版的圖書，作者是黃瑞祥。

基本介紹

• 中文名：數字電子技術
• 作者：黃瑞祥
• 出版時間：2008年1月
• 出版社： 浙江大學出版社
• 頁數：325 頁
• ISBN：9787308050203
• 定價：34 元

內容簡介

《套用型本科規劃教材·浙江省高等教育重點建設教材·數字電子技術》是浙江省高等教育重點建設教材，由來自於多所高校的多年從事數字電子技術教學和研究的教師合作完成。以“精心組織、保證基礎、精選內容、面向套用”為編寫原則，強調基礎性、系統性和實用性。

全書共分九章，內容包括邏輯代數基礎、門電路、組合邏輯電路、集成觸發器、時序邏輯電路、可程式邏輯器件、Verilog HDL硬體描述語言、脈衝的產生和整形電路、數模(D/A)和模數(A/D)轉換電路。每章均有小節和與內容相適應的習題。

圖書目錄

第1章　邏輯代數基礎

　1.1　概述

　　1.1.1 數位訊號和數位化

　　1.1.2　二進制數和編碼

　1.2　邏輯代數的運算規則

　　1.2.1　三種基本運算

　 1.2.2　基本公式和常用公式

　 1.2.3　基本規則

　1.3　邏輯函式及其表示方法

　　1.3.1 邏輯函式

　　1.3.2　邏輯函式的幾種表示方法

　　1.3.3 幾種表示方法之間的轉換

　　1.3.4　邏輯函式的兩種標準形式

　1.4　邏輯函式的公式化簡法

　　1.4.1 邏輯函式的最簡形式

　　1.4.2　邏輯函式的公式化簡法

　1.5　邏輯函式的卡諾圖化簡法

　　1.5.1 卡諾圖的結構

　　1.5.2　邏輯函式的卡諾圖

　　1.5.3 用卡諾圖化簡邏輯函式

　1.6　具有約束的邏輯函式及其化簡

　　1.6.1 約束和約束條件

　　1.6.2　具有約束項的邏輯函式的化簡

　本章小結

　習題

第2章　門電路

　2.1　概述

　　2.1.1 什麼是門電路？

　 2.1.2 高電平、低電平與正、負邏輯

　　2.1.3 數字積體電路的集成度及分類

　2.2 半導體二極體、三極體和MOS管的開關特性

　　2.2.1 理想開關的開關特性

　 2.2.2 半導體二極體的開關特性

　 2.2.3 二極體開關等效電路

　 2.2.4 半導體三極體的開關特性

　　2.2.5　MOS管的開關特性

　2.3　CMOS門電路

　　2.3.1　CMOS反相器

　 2.3.2 CMOS與非門、或非門、與門和或門

　　2.3.3 CMOS與或非門

　 2.3.4　CMOS傳輸門、三態門和漏極開路門

　　2.3.5　CMOS電路產品簡介及使用中應注意的問題

　2.4　TTL集成門電路

　　2.4.1 TTL反相器

　 2.4.2 TTL與非門、或非門、與門、或門、與或非門和異或門

　　2.4.3 TTL集電極開路門和三態門

　 2.4.4　TTL積體電路

　2.5　TTL電路與CMOS電路的接口

　 2.5.1 用TTL電路驅動CMOS電路

　　2.5.2 用CMOS電路驅動TTL電路

　本章小結

　習題

第3章　組合邏輯電路

　3.1　概述

　 3.1.1　組合邏輯電路概念

　 3.1.2　組合邏輯電路的方框圖及特點

　　3.1.3　組合邏輯電路邏輯功能表示方法

　 3.1.4　組合邏輯電路分類

　3.2　組合邏輯電路的分析方法

　3.3　組合邏輯電路的設計方法

　3.4　常用中規模標準組合模組電路

　 3.4.1 中規模標準組合模組電路概念

　 3.4.2 加法器

　 3.4.3 乘法器

　 3.4.4　數值比較器

3.4.5 編碼器

3.4.6 解碼器

3.4.7 數據選擇器

3.4.8 數據分配器

3.5 用中規模積體電路實現組合邏輯函式

3.5.1 用集成數據選擇器實現組合邏輯函式

3.5.2 用解碼器實現組合邏輯函式

3.5.3 用加法器實現組合邏輯函式

3.6 組合電路中的競爭冒險

3.6.1 組合電路中的競爭冒險現象

3.6.2 組合電路中的競爭冒險判別方法

3.6.3 組合電路中的競爭冒險消除方法

本章小結

習題

第4章 集成觸發器

4.1 RS觸發器及鎖仔器

4.1.1 基本RS觸發器

4.1.2 鎖存器

4.1.3 時鐘控制RS觸發器

4.2 JK觸發器

4.2.1 主從JK觸發器

4.2.2 邊沿JK觸發器

4.3 D觸發器和T觸發器

4.3.1 D觸發器

4.3.2 T觸發器

4.3.3 觸發器之間的轉換

4.3.4 觸發器的實用電路

4.4 觸發器的套用

4.4.1 暫存器

4.4.2 異步計數器

4.4.3 觸發器的動態特性

本章小結

習題

第5章 時序邏輯電路

5.1 同步時序電路分析

5.1.1 時序電路的結構和分類

5.1.2 時序電路的基本分析方法

5.1.3 時序電路的分析舉例

5.2 同步時序電路的設計

5.2.1 同步時序電路設計的一般步驟

5.2.2 同步時序電路設計舉例

5.3 中規模標準時序模組電路

5.3.1 暫存器和移位暫存器

5.3.2 同步計數器

5.3.3 異步計數器

5.4 用中規模標準模組電路構成時序電路

5.4.1 任意進制計數器

5.4.2 移位暫存器型計數器

5.4.3 序列信號發生器和檢測器

5.4.4 控制器

本章小結

習題

第6章 可程式邏輯器件

6.1 慨述

6.2 可程式唯讀存儲器

6.2.1 唯讀存儲器(ROM)

6.2.2 可程式唯讀存儲器

6.2.3 用ROM實現組合邏輯電路

6.3 低密度的可程式邏輯器件(SPLD)

6.3.1 可程式邏輯陣列(PLA)

6.3.2 可程式陣列邏輯(PAL)

6.3.3 通用陣列邏輯(GAL)

6.4 高密度的可程式邏輯器件(HDPLD)

6.4.1 CPLD

6.4.2 現場可程式門陣列FPGA

6.5 隨機存取存儲器(RAM)

本章小結

習題

第7章 Verilog HDL硬體描述語言

7.1 概述

7.2 Verilog HDL的程式結構

7.2.1 模組的概念和結構

7.2.2 模組的描述方法

7.3 詞法

7.3.1 間隔符與注釋符

7.3.2 數值

7.3.3 字元串

7.3.4 標識符和關鍵字

7.4 數據類型及常量、變數

7.4.1 參數常量

7.4.2 變數

7.5 運算符和表達式

7.5.1 運算符

……