《數字邏輯與數字系統設計·基於Proteus VSM和Verilog HDL》是清華大學出版社出版的圖書，作者是盧建華，邵平凡
基本介紹
- 作者：盧建華、邵平凡
- 出版社：清華大學出版社
- 出版時間：2013年8月1日
- 頁數：322 頁
- 定價：39.00 元
- 裝幀：平裝
- ISBN：9787302328780
內容簡介
本書比較全面地介紹了數字電路的基本概念和工作原理，並以Proteus ISIS為輔助工具，用可視化方式實現數字邏輯電路的分析和設計，有利於加深讀者對數字邏輯電路和數字系統設計的理解和掌握。與此同時，通過大量實例將目前數字系統設計中常用的Verilog硬體描述語言引入數字邏輯電路的設計過程中，使讀者儘可能早地接觸到新的設計方法，不僅為本課程的教學開拓新路，同時也為將此類方法用於後續課程的學習打下良好基礎。本書內容包括基礎知識、邏輯代數基礎、邏輯門電路、組合邏輯基礎、組合邏輯電路、時序邏輯基礎、時序邏輯電路、脈衝數字電路、轉換電路、可程式邏輯基礎、數字系統設計基礎等。 本書可作為計算機類、電子類、自動化類等相關專業的本科生教材或教學參考書，也可供相關專業的工程技術人員參考。
