本書是專為我國高校雙語教學設計的一本教材，是在BarryWilkinson所著的《數字設計基礎》一書的基礎上，結合目前數字設計技術的發展和雙語教學的需要，增加了StevenQuigley提供的VHDL硬體描述語言及其典型設計實例，補充廠江捷對重點、難點內容的漢語注釋。
基本介紹
內容提要,編輯推薦,目錄,
內容提要
本書共分12章，主要吋淪了邏輯代數基礎、邏輯門、組合邏輯電路、觸發器與計數器、時序邏輯電路、可程式邏輯器件、邏輯電路測試、VHDL硬體描述語言基礎和VHDL程式設計等內容。
編輯推薦
本書是專為我國高校雙語教學設計的一本教材，是在Barrvwilkinson所著的《數字設計基礎》一書的基礎上，結合目前數字設計技術的發展和雙語教學的需要，增加了stevenQuigley提供的VHDL硬體描述語言及其典型沒計實例，補充了江捷對重點、難點內容的漢語注釋。
本書共分12章，主要討論了邏輯代數基礎、邏輯門、組合邏輯電路、觸發器與計數器、時序邏輯電路、可程式邏輯器件、邏輯電路測試、vHDL硬體描述語言基礎和VHDL程式設計等內容。本書簡明扼要，示例豐富，各章後附有適量習題、推薦閱讀文獻和習題解答，配合漢語注釋，易於閱讀。
本書町作為高等學校電子信息類、電氣信息類各專業本科生“數字電子技術”雙語教學的教科書，也可作為相關專業“專業英語”教學的參考書。
目錄
序
前言
1數字系統與信息表示
目標與任務
1.1數字系統領域
1.2數字系統中數的表示
1.3二進制數的算術運算
1.4字母數字混合表示
1.5數字邏輯電路舉例
1.6小結
1.7習題
1.8課外閱讀
2邏輯門
目標與任務
2.1邏輯信號
2.2基本邏輯函式
2.3布爾關係式
2.4通用邏輯門
2.5其他邏輯門
2.6門電路設計
2.7小結
2.8習題
2.9課外閱讀
3組合電路設計
目標與任務
3.1組合電路
3.2布爾表達式的實現
3.3其他實現方法
3.4邏輯電路的化簡
3.5MSI組合邏輯器件
3.6小結
3.7習題
3.8課外閱讀
4觸發器與計數器
目標與任務
4.1時序電路
4.2用邏輯門設計存儲電路
4.3觸發器
4.4暫存器
4.5計數器
4.6小結
4.7習題
4.8課外閱讀
5時序電路設計
目標與任務
5.1同步時序電路模型
5.2同步時序電路的設計
5.3小結
5.4習題
5.5課外閱讀
6可程式邏輯器件設計
目標與任務
6.1可程式邏輯器件(PLDs)
6.2組合電路PLDs
6.3時序電路PLDs
6.4PLD編程工具
6.5用唯讀存儲器設計電路
6.6小結
6.7習題
6.8課外閱讀
7邏輯電路的測試
目標與任務
7.1測試的必要性
7.2故障與故障模型
7.3組合電路測試向量的生成
7.4時序電路與複雜系統的測試
7.5小結
7.6習題
7.7課外閱讀
8硬體描述語言的設計動機
目標與任務
8.1傳統設計方法的局限性
8.2硬體描述語言
8.3行為描述與結構描述
8.4綜合與仿真
8.5小結
8.6課外閱讀
9VHDL簡介
目標與任務
9.1VHDL的簡單實例
9.2詞法單元
9.3IEEE厙
9.4VHDL的條件信號代入語句
9.5矢量信號的處理
9.6小結
9.7習題
9.8課外閱讀
10VHDL的行為描述與結構描述
目標與任務
10.1加法器實例
10.2全加器的數據流描述
10.3VHDL的結構描述
10.4進程語句
10.5VHDL的順序描述與並發描述
10.6小結
10.7習題
10.8課外閱讀
11VHDL的仿真
目標與任務
11.1仿真
11.2數據流描述的仿真
11.3結構描述的仿真
11.4未初始化的邏輯值
11.5延遲模型
11.6測試平台法
11.7小結
11.8習題
11.9課外閱讀
12時序電路的VHDL描述
目標與任務
12.1時鐘信號、觸發器和暫存器的描述方法
12.2暫存器傳輸描述
12.3時序邏輯設計
12.4小結
12.5習題
12.6課外閱讀
……
