數字設計和計算機體系結構（原書第2版·ARM版）

內容簡介

本書採用ARM取代了早先使用MIPS作為核心處理器來介紹計算機組織和設計的基本概念，涵蓋了數字邏輯設計的主要內容。本書以一種流行的方式介紹了從計算機組織和設計到更細節層次的內容，涵蓋了數字邏輯設計的主要內容，並通過ARM微處理器的設計強化數字邏輯的概念。本書的典型特色是將數字邏輯和計算機體系結構融合，教學內容反映了當前數字電路設計的主流方法，並突出計算機體系結構的工程特點，書中的大量示例及習題也可以加強讀者對基本概念和技術的理解和記憶。

圖書目錄

出版者的話

讚譽

譯者序

前言

第1章　二進制1

1.1　課程計畫1

1.2　管理複雜性的藝術1

1.2.1　抽象1

1.2.2　約束2

1.2.3　三條原則3

1.3　數字抽象3

1.4　數字系統4

1.4.1　十進制數4

1.4.2　二進制數5

1.4.3　十六進全催制數6

1.4.4　位元組、半位元組和字7

1.4.5　二進制加法8

1.4.6　有符號的二進制數8

1.5　邏輯門10

1.5.1　非門11

1.5.2　緩衝11

1.5.3　與門11

1.5.4　或門11

1.5.5　其他二輸再檔旬府入邏輯門12

1.5.6　多輸入門12

1.6　數字抽象之下13

1.6.1　電源電壓13

1.6.2　邏輯電平13

1.6.3　噪聲容限14

1.6.4　直流電壓傳輸特性14

1.6.5　靜態約束15

*1.7　CMOS電晶體16

1.7.1　半導體16

1.7.2　二極體17

1.7.3　電容17

1.7.4　nMOS和pMOS電晶體17

1.7.5　CMOS非門19

1.7.6　其他CMOS邏輯門19

1.7.7　傳輸門21

1.7.8　類nMOS邏輯21

*1.8　功耗22

1.9　總結和展望22

習題23

面試問題29

第2章　組合邏輯設計30

2.1　引言30

2.2　布爾表達式32

2.2.1　術語32

2.2.2　與或式32

2.2.3　或與式33

2.3　布爾代數34

2.3.1　公理34

2.3.2　單變數定理35

2.3.3　多變數定理36

2.3.4　定理的統一證明方法37

2.3.5　等式化簡37

2.4　從邏輯到門38

2.5　多級組合邏輯40

2.5.1　減少硬體40

2.5.2　推氣泡41

2.6　X和Z43

2.6.1　非法值X43

2.6.2　浮空Z43

2.7　卡諾圖44

2.7.1　畫圈的原理45

2.7.2　卡諾圖化簡邏輯45

2.7.3　無關項48

2.7.4　小結49

2.8　組合邏輯模組49

2.8.1　多路選擇器49

2.8.2　解碼器52

2.9　時序52

2.9.1　傳輸延遲和最小延遲53

2.9.2　毛刺55

2.10　總結57

習題57

面試問題62

第3章　時序邏輯設計63

3.1　引言63

3.2　鎖存器和觸發器63

3.2.1　SR鎖存器64

3.2.2　D鎖存器65

3.2.3　D觸發器66

3.2.4　暫存器67

3.2.5　帶承斷臭使能端的觸發器67

3.2.6　帶復位功能的觸發器67

*3.2.7　電晶體級的鎖存器和觸發器的設計68

3.2.8　小結68

3.3　同步邏輯設計69

3.3.1　一些有問題的電路70

3.3.2　同步時序電路71

3.3.3　同步和異步電路72

3.4　有限狀態機72

3.4.1　有限狀態機設計實例73

3.4.2　狀態編碼77

3.4.3　Moore型狀態機和Mealy型狀態機79

3.4.4　狀態機的分解82

3.4.5　由電路圖導出狀態機83

3.4.6　小結催您犁祖86

3.5　時序邏輯電戒判籃路的時序86

3.5.1　動態約束87

3.5.2　系統時序87

*3.5.3　時鐘偏移91

3.5.4　亞穩態92

3.5.5　同步器93

*3.5.6　分辨時間的迎背奔推導95

3.6　並行97

3.7　總結99

習題100

面試問題105

第4章　硬體描述語言107

4.1　引言107

4.1.1　模組107

4.1.2　硬體描述語言的起源108

4.1.3　模擬和綜合109

4.2　組合邏輯110

4.2.1　位運算符110

4.2.2　注釋和空格112

4.2.3　縮減運算符112

4.2.4　條件賦值112

4.2.5　內部變數114

4.2.6　優判鍵戲先級115

4.2.7　數字116

4.2.8　Z和X117

4.2.9　位混合118

4.2.10　延遲118

4.3　結構建模119

4.4　時序邏輯122

4.4.1　暫存器122

4.4.2　帶復位功能的暫存器123

4.4.3　帶使能端的暫存器124

4.4.4　多暫存器124

4.4.5　鎖存器125

4.5　更多組合邏輯126

4.5.1　case語句127

4.5.2　if語句129

4.5.3　帶有無關項的真值表130

4.5.4　阻塞式和非阻塞式賦值131

4.6　有限狀態機134

*4.7　數據類型137

4.7.1　SystemVerilog137

4.7.2　VHDL138

*4.8　參數化模組140

4.9　測試程式142

4.10　總結145

習題145

面試問題152

第5章　常見數字模組153

5.1　引言153

5.2　算術電路153

5.2.1　加法153

5.2.2　減法158

5.2.3　比較器159

5.2.4　算術邏輯單元160

5.2.5　移位器和循環移位器162

*5.2.6　乘法162

*5.2.7　除法164

5.2.8　拓展閱讀164

5.3　數制系統165

5.3.1　定點數系統165

*5.3.2　浮點數系統166

5.4　時序電路模組169

5.4.1　計數器169

5.4.2　移位暫存器169

5.5　存儲器陣列171

5.5.1　概述171

5.5.2　動態隨機訪問存儲器173

5.5.3　靜態隨機訪問存儲器174

5.5.4　面積和延遲174

5.5.5　暫存器檔案174

5.5.6　唯讀存儲器175

5.5.7　使用存儲器陣列的邏輯176

5.5.8　存儲器HDL176

5.6　邏輯陣列178

5.6.1　可程式邏輯陣列178

5.6.2　現場可程式邏輯門陣列179

*5.6.3　陣列實現182

5.7　總結183

習題184

面試問題190

第6章　體系結構191

6.1　引言191

6.2　彙編語言192

6.2.1　指令192

6.2.2　運算元：暫存器、存儲器和常數193

6.3　編程196

6.3.1　數據處理指令196

6.3.2　條件標誌198

6.3.3　分支200

6.3.4　條件語句201

6.3.5　循環202

6.3.6　存儲器204

6.3.7　函式調用207

6.4　機器語言215

6.4.1　數據處理指令215

6.4.2　存儲器指令218

6.4.3　分支指令219

6.4.4　定址模式220

6.4.5　解釋機器語言代碼220

6.4.6　程式存儲221

*6.5　編譯、彙編與載入222

6.5.1　記憶體映射222

6.5.2　編譯223

6.5.3　彙編224

6.5.4　連結225

6.5.5　載入226

*6.6　其他主題227

6.6.1　載入文字227

6.6.2　NOP227

6.6.3　異常228

6.7　ARM體

作者簡介

莎拉·L. 哈里斯（Sarah L. Harris）　內華達大學電子與計算機工程系副教授，擁有史丹福大學電子工程博士學位。她曾在惠普、聖地亞哥超算中心、英偉達公司和微軟亞洲研究院工作，擅長計算機體系結構設計和系統設計。

戴維·莫尼·哈里斯（David Money Harris）哈維瑪德學院工程系教授，擁有史丹福大學電子工程博士學位。他曾在英特爾公司從事Itanium和Pentium II處理器的邏輯和電路設計，並曾擔任Sun Microsystems、惠普、Evans & Sutherland等設計公司的顧問，獲得了12項專利。

陳俊穎華南理工大學軟體學院副教授，香港大學博士、浙江大學學士，教育部大數據與機器人智慧型粵港澳聯合實驗室、華南理工大學智慧型軟體與機器人科研團隊成員，主要從事高性能計算和智慧型圖像處理方面的科研及教學工作。

數字設計和計算機體系結構（原書第2版·ARM版）

基本介紹

內容簡介

圖書目錄

作者簡介

作者簡介

相關詞條

熱門詞條