數字設計——Verilog HDL,VHDL和SystemVerilog實現（第六版）

內容簡介

本書是一本系統介紹數字電路設計的優秀教材，旨在教會讀者關於數字設計的基本概念和基本方法。全書共分10章，內容涉及數字邏輯的基本理論，組合邏輯電路、時序邏輯電路、暫存器和計數器、存儲器與可程式邏輯器件，暫存器傳輸級設計、半導體和CMOS積體電路、標準IC和FPGA實驗、標準圖形符號、Verilog HDL、VHDL、SystemVerilog與數字系統設計等。全書結構嚴謹，選材新穎，內容深入淺出，緊密聯繫實際，教輔資料齊全。

圖書目錄

第1章數字系統與二進制數 1

1.1 數字系統 1

1.2 二進制數 3

1.3 數制的轉換 5

1.4 八進制數和十六進制數 7

1.5 補碼 8

1.6 帶符號二進制數 12

1.7 二進制碼 15

1.8 二進制存儲與暫存器 22

1.9 二進制邏輯 24

習題 27

參考文獻 29

網路搜尋主題 29

第2章布爾代數和邏輯門 30

2.1 引言 30

2.2 基本定義 30

2.3 布爾代數的公理 31

2.4 布爾代數的基本定理和性質 34

2.5 布爾函式 36

2.6 規範式與標準式 40

2.7 其他邏輯運算 47

2.8 數字邏輯門 48

2.9 積體電路 53

習題 55

參考文獻 59

網路搜尋主題 59

第3章門電路化簡 60

3.1 引言 60

3.2 圖形法化簡 60

3.3 四變數卡諾圖 64

3.4 和之積式的化簡 68

3.5 無關條件 70

3.6 與非門和或非門實現 72

3.7 其他二級門電路實現 78

3.8 異或函式 82

3.9 硬體描述語言(HDL) 86

3.10 HDL中的真值表 99

習題 101

參考文獻 105

網路搜尋主題 106

第4章組合邏輯 107

4.1 引言 107

4.2 組合電路 107

4.3 組合電路分析 108

4.4 設計步驟 111

4.5 二進制加減器 114

4.6 十進制加法器 121

4.7 二進制乘法器 123

4.8 數值比較器 125

4.9 解碼器 126

4.10 編碼器 130

4.11 數據選擇器 132

4.12 組合電路的HDL模型 137

數字設計——Verilog HDL,VHDL和SystemVerilog實現（第六版）

基本介紹

內容簡介

圖書目錄

熱門詞條