《小尺寸超薄HfTiON/GGO堆疊高k柵介質InGaAs nMOSFET研究》是依託華中科技大學，由徐靜平擔任項目負責人的面上項目。
基本介紹
- 中文名：小尺寸超薄HfTiON/GGO堆疊高k柵介質InGaAs nMOSFET研究
- 項目類別：面上項目
- 項目負責人：徐靜平
- 依託單位：華中科技大學
中文摘要,結題摘要,
中文摘要
研究高速低功耗小尺寸InGaAs nMOSFET的核心技術- - 新型超薄HfTiON/GGO堆疊高k柵介質的製備方法和技術。從界面工程和柵堆疊工程關鍵問題入手，重點研究超薄GGO界面層的製備技術和HfTiON介質的最佳Ti、N含量，並對澱積前InGaAs表面預處理技術進行最佳化研究，以獲得高穩定低界面態密度的GGO/InGaAs界面。同時利用HfTiON較大的k值設計較大的物理厚度有效抑制柵極漏電。將研究超高真空澱積法製備上述柵介質和界面層的最佳工藝和條件以及介質的最佳物理和化學結構,研製出相應的InGaAs nMOSFET原型樣品。GGO界面層和高k HfTiON的堆疊使用，不僅能獲得低界面態/固定電荷密度，進而高的載流子遷移率和低的柵極漏電，而且可以獲得高k值和小的EOT，從而提高電流驅動能力、減小亞閾斜率。對16 nm工藝節點以下新一代InGaAs MOS積體電路的研發將產生重要影響。
結題摘要
隨著Si CMOS器件正在接近它的物理極限，尋找合適的高遷移率溝道材料以進一步提高器件驅動電流和工作速度成為當前國際上熱門研究課題。III-V族化合物半導體(如GaAs、InGaAs)和Ge分別以其高的電子和空穴遷移率引起人們極大的研究興趣，有望替代Si成為下一代CMOS器件的溝道材料。因此，本項目開展有關InGaAs MOS器件的研究具有重要的科學意義和套用前景。 本項目主要研究(In)GaAs表面鈍化技術、界面鈍化層技術、堆疊高k柵介質的結構設計和製備工藝以及界面特性分析、器件電特性的測量與刻劃、堆疊高k柵介質InGaAs MOSFET原型樣品的製備。研究期間，開展了不同界面鈍化層(如GGO、TaON、AlON、LaON、LaGeON、LaSiON、ZrLaON、ZrAlON、YON等)，不同表面處理技術(如N2、NH3電漿處理、氟化處理)以及不同退火溫度和氣氛對(In)GaAs MOS器件界面和電特性影響的研究，在降低界面態密度(Dit)和氧化物電荷密度(Qox)、增加柵介質等效k值、減小等效氧化物厚度、降低柵極漏電(Jg)等方面取得了許多重要成果：①以GGO作為鈍化層，並進行NH3電漿處理，製備的HfTiON/GGON堆疊柵介質InGaAs MOS器件，獲得了低的Jg (1.3×10-6 A/cm2@Vg=Vfb+1V)，高的k值(25)，低的Dit(1.0×1012 cm-2eV-1)，小的電容等效厚度(1.6nm)；②採用磁控濺射方法交替澱積0.5nm TiON和0.5nm TaON製備的多層複合TiON/TaON/InGaAs MOS器件，Jg=8.5×10-6 A/cm2@Vg=Vfb+1V，k20、Dit=1.0×1012 cm-2eV-1， Qox=4.9×1011 cm-2；③以TaLaON為鈍化層並進行F化處理、TaYON為高k層製備的GaAs MOS電容器，Dit降至8.0×1011 cm-2eV-1，Jg=6.35×10-6 A/cm2@Vfb+1V，k值21.5；④TaON和LaON與(In)GaAs有好的界面特性，能有效阻擋元素間的互擴散，體現出優良的鈍化效果。上述研究成果均處於國際先進水平。已在國際國內重要期刊和國際會議上發表學術論文18篇(國際10篇，國際會議2篇，國核心心期刊6篇)以及2篇博士和3篇碩士學位論文。
