套用型本科規劃教材:數字電子技術

《套用型本科規劃教材:數字電子技術》是2008年1月1日浙江大學出版社出版的圖書,作者是黃瑞祥。

基本介紹

  • 書名:套用型本科規劃教材:數字電子技術
  • 出版社:浙江大學出版社
  • 出版時間:2008-01-01
  • 裝幀:平裝
  • 開本:16
基本信息,內容簡介,圖書目錄,

基本信息

ISBN: 9787308050203
版 次: 1
頁 數: 325
裝 幀: 平裝
開 本: 16開
所屬分類: 圖書>科技>電子與通信

內容簡介

《套用型本科規劃教材:數字電子技術》是浙江省高等教育重點建設教材,由來自於多所高校的多年從事數字電子技術教學和研究的教師合作完成。以“精心組織、保證基礎、精選內容、面向套用”為編寫原則,強調基礎性、系統性和實用性。 全書共分九章,內容包括邏輯代數基礎、門電路、組合邏輯電路、集成觸發器、時序邏輯電路、可程式邏輯器件、Verilog HDL硬體描述語言、脈衝的產生和整形電路、數模(D/A)和模數(A/D)轉換電路。每章均有小節和與內容相適應的習題。 《套用型本科規劃教材:數字電子技術》可以作為高等院校信息電子類、自動化類、計算機類、通信工程、測控技術與儀器等專業的教材,也可供其他從事電子技術工作的工程技術人員參考。

圖書目錄

第1章 邏輯代數基礎
1.1 概述
1.1.1 數位訊號和數位化
1.1.2 二進制數和編碼
1.2 邏輯代數的運算規則
1.2.1 三種基本運算
1.2.2 基本公式和常用公式
1.2.3 基本規則
1.3 邏輯函式及其表示方法
1.3.1 邏輯函式
1.3.2 邏輯函式的幾種表示方法
1.3.3 幾種表示方法之間的轉換
1.3.4 邏輯函式的兩種標準形式
1.4 邏輯函式的公式化簡法
1.4.1 邏輯函式的最簡形式
1.4.2 邏輯函式的公式化簡法
1.5 邏輯函式的卡諾圖化簡法
1.5.1 卡諾圖的結構
1.5.2 邏輯函式的卡諾圖
1.5.3 用卡諾圖化簡邏輯函式
1.6 具有約束的邏輯函式及其化簡
1.6.1 約束和約束條件
1.6.2 具有約束項的邏輯函式的化簡
本章小結
習題
第2章 門電路
2.1 概述
2.1.1 什麼是門電路?
2.1.2 高電平、低電平與正、負邏輯
2.1.3 數字積體電路的集成度及分類
2.2 半導體二極體、三極體和MOS管的開關特性
2.2.1 理想開關的開關特性
2.2.2 半導體二極體的開關特性
2.2.3 二極體開關等效電路
2.2.4 半導體三極體的開關特性
2.2.5 MOS管的開關特性
2.3 CMOS門電路
2.3.1 CMOS反相器
2.3.2 CMOS與非門、或非門、與門和或門
2.3.3 CMOS與或非門
2.3.4 CMOS傳輸門、三態門和漏極開路門
2.3.5 CMOS電路產品簡介及使用中應注意的問題
2.4 TTL集成門電路
2.4.1 TTL反相器
2.4.2 TTL與非門、或非門、與門、或門、與或非門和異或門
2.4.3 TTL集電極開路門和三態門
2.4.4 TTL積體電路
2.5 TTL電路與CMOS電路的接口
2.5.1 用TTL電路驅動CMOS電路
2.5.2 用CMOS電路驅動TTL電路
本章小結
習題
第3章 組合邏輯電路
3.1 概述
3.1.1 組合邏輯電路概念
3.1.2 組合邏輯電路的方框圖及特點
3.1.3 組合邏輯電路邏輯功能表示方法
3.1.4 組合邏輯電路分類
3.2 組合邏輯電路的分析方法
3.3 組合邏輯電路的設計方法
3.4 常用中規模標準組合模組電路
3.4.1 中規模標準組合模組電路概念
3.4.2 加法器
3.4.3 乘法器
3.4.4 數值比較器
……
第4章 集成觸發器
第5章 時序邏輯電路
第6章 可程式邏輯器件
第7章 Verilog HDL硬體描述語言
第8章 脈衝的產生和整形電路
第9章 數模(D/A)和模數(A/D)轉換電路
附錄
參考文獻

相關詞條

熱門詞條

聯絡我們