多處理器片上系統的硬體設計與工具集成

多處理器片上系統的硬體設計與工具集成

《多處理器片上系統的硬體設計與工具集成》是2016年11月機械工業出版社出版的圖書,作者是[德]麥可·哈布納(MichaelHübner)、于爾根·貝克爾。

基本介紹

  • 中文名:多處理器片上系統的硬體設計與工具集成
  • 作者:[德]麥可·哈布納(MichaelHübner)、于爾根·貝克爾
  • 出版社:機械工業出版社
  • 出版時間:2016年11月
  • 頁數:227 頁
  • 定價:69 元
  • 開本:16 開
  • 裝幀:平裝
  • ISBN:9787111550075
內容簡介,圖書目錄,

內容簡介

本書主要講了片上多處理器(chipmultiprocessor),又稱多核微處理器或簡稱CMP,已成為構造現代高性能微處理器的重要技術途徑。片上多處理器領域正在蓬勃發展,具有巨大的商業和科研價值。本書共11章:第1章介紹了當今多核片上系統所面臨的趨勢與挑戰;第2章講述了在嵌入式多處理器平台上的驗證和組合的問題;第3章分析了在片上處理器系統中硬體支持下的有效資源利用和建議方法,這些方法用來解決合理利用並行資源的問題;第4章闡明了在多核上的映射套用;第5章講述了多核晶片訊息傳遞的案例;第6章主要給讀者闡述了FPGA在RAMPSoC中的套用、優點和前景,以及被稱為CAP-OS的特殊用途作業系統;第7章提出了一種新的綜合系統物理設計方法;第8章考察了低功耗系統級晶片的系統級設計;第9章深入探索了對於嵌入式套用空間多核系統所提供的機遇、多核系統設計相關的挑戰以及一些創新的方法來應對這些挑戰;第10章介紹了高性能多處理器片上系統作用、前景以及發展趨勢;結束全書的一章給讀者講述了一種被稱為侵入計算的新型並行計算系統。

圖書目錄

譯者序
原書前言
第1章多核片上系統介紹——趨勢與挑戰1
1.1從片上系統到多處理器片上系統1
1.2多處理器片上系統的通用架構2
1.2.1處理單元3
1.2.2互連3
1.2.3電源管理3
1.3電源效率與適應性4
1.4複雜性與可擴展性5
1.5異構與同構方法6
1.5.1異構多處理器片上系統7
1.5.2同構多處理器片上系統8
1.6多變數最佳化10
1.6.1靜態最佳化10
1.6.2動態最佳化11
1.7靜態與動態中心化和分散方法的對比15
1.8小結16
縮略語17
參考文獻18
第1部分套用映射與通信基礎設施
第2章獨立開發、驗證與執行的可組合性與可預測性23
2.1簡介23
2.2可組合性與可預測性25
2.2.1專用術語25
2.2.2可組合資源29
2.2.3可預測性資源32
2.2.4可組合與可預測資源33
2.3處理器晶片35
2.3.1可組合性35
2.3.2可預測性38
2.4互連38
2.4.1可組合性39
2.4.2可預測性40
2.5存儲晶片40
2.5.1可預測性41
2.5.2可組合性45
2.6實驗46
2.7小結48
參考文獻50
第3章在片上多處理器系統中硬體支持下的有效資源利用53
3.1簡介53
3.2學習網路處理套用55
3.2.1商用網路處理器56
3.2.2網路套用實例57
3.2.3FlexPathNP方法58
3.2.4通過網路處理可以在多核域中學到什麼62
3.3學習高性能計算和科學計算63
3.3.1晶片上的分層多拓撲網路64
3.3.2任務管理67
3.3.3同步子系統68
3.3.4從超級計算中可以在多核領域學到什麼69
3.4自然界生物啟發、自組織系統的學習69
3.4.1自然界獨立生存體的集體行為和技術系統70
3.4.2自適應IP核的技術實現71
3.4.3多核領域從自然界能夠學到什麼75
3.5小結75
參考文獻76
第4章在多核上的映射套用78
4.1PALLAS78
4.2驅動套用79
4.2.1基於內容的圖像檢索80
4.2.2光流跟蹤81
4.2.3靜態視頻背景提取83
4.2.4自動語音識別83
4.2.5壓縮感測MRI85
4.2.6市場價值的風險估計計算金融86
4.2.7遊戲87
4.2.8機器翻譯88
4.2.9本節小結89
4.3並行性能的觀點89
4.3.1不被要求的線性縮放90
4.3.2衡量實際的實物硬體問題90
4.3.3考慮算法91
4.3.4歸納91
4.4模式的框架91
4.4.1應用程式框架92
4.4.2規劃框架93
4.5小結95
4.6附錄96
4.6.1結構模式96
4.6.2計算模式96
4.6.3並行算法策略模式96
參考文獻97
第5章訊息傳遞給多核晶片的例子99
5.1度量標準比較的並行編程模型99
5.2對比框架100
5.3對比訊息傳遞和共享記憶體101
5.3.1議程並行102
5.3.2結果並行102
5.3.3專家並行103
5.4框架結構的影響103
5.5討論和小結104
參考文獻105
第2部分多處理器系統的可重構硬體
第6章適應性多處理器片上系統構建:自主系統設計和運行時間支持的
新角度109
6.1簡介109
6.2背景:硬體重新配置的介紹111
6.2.1時鐘重置基本概念111
6.2.2時鐘重置基本概念和配置間隔分類113
6.3有關工作115
6.4RAMPSoC方法116
6.5RAMPSoC的硬體架構118
6.6RAMPSoC的設計方法120
6.7CAP-OS:用於RAMPSoC配置訪問連線埠作業系統123
6.8小結與展望126
參考文獻126
第3部分多處理器系統的物理設計
第7章設計工具和晶片物理設計模型131
7.1簡介131
7.2MOS複雜門的套用132
7.3減少線長133
7.4減少功率134
7.5布局策略134
7.6一個電晶體網路的布局135
7.7使用ASTRAN幫助模擬單元的合成139
7.8小結140
參考文獻141
第8章電源感知多核SoC晶片和NoC設計142
8.1簡介142
8.2功率估算模型:從電子表格到功率狀態機145
8.2.1處理器的功耗模型147
8.2.2存儲功耗模型148
8.2.3片上互連的功耗模型148
8.2.4功率模型的嵌入式軟體150
8.2.5功率估算、分析和最佳化工具151
8.2.6標準化和功率格式153
8.3電源管理154
8.3.1管理技術分類155
8.3.2功率的動態監測和散熱管理156
8.4未來趨勢159
參考文獻160
第4部分多處理器系統的趨勢與挑戰
第9章嵌入式多核系統:設計挑戰與機遇167
9.1簡介167
9.2“真實世界”的要求168
9.2.1恆功率持續的高性能要求168
9.2.2高級系統集成的需求168
9.3產業增長的驅動力和可持續發展的大趨勢169
9.3.1互動世界170
9.3.2連通世界170
9.3.3安全世界170
9.4區分多核SoC特性172
9.4.1虛擬化172
9.4.2異構多核系統173
9.5多核設計:關鍵因素174
9.6性能174
9.7系統頻寬175
9.8軟體複雜性176
9.9SoC集成176
9.9.1面積和功率177
9.9.2互連的關鍵作用178
9.9.3互連拓撲的選擇179
9.9.4軟體180
9.9.5異構多核180
9.10多核設計:挑戰與機遇181
9.10.1匯合點性能目標181
9.10.2基於標準的編程模型183
9.10.3高級調試與最佳化187
9.11小結187
參考文獻188
第10章高性能多處理器片上系統:面向大規模市場的晶片架構189
10.1簡介189
10.1.1大規模市場與高性能189
10.2比例形式與用戶期望192
10.2.1比例的限制193
10.3CPU的趨勢194
10.3.1功率195
10.3.2暗矽195
10.3.3如何處理暗矽198
10.4小結203
參考文獻204
第11章侵入計算:概述205
11.1簡介205
11.1.1並行處理已經成為主流206
11.1.2在未來2020年及以後的困難和不足208
11.1.3侵入計算的挑戰和原則209
11.1.4支持侵入計算的架構挑戰209
11.1.5用於侵入計算支持

相關詞條

熱門詞條

聯絡我們