基本介紹
- 中文名：多核
- 外文名：multicore
- 屬於：處理器
概述,發展,必然性,處理器,英特爾,普及,至強處理,
概述
多核心（multicore chips）是指在一枚處理器（chip）中集成兩個或多個完整的計算引擎(核心)。多核技術的開發源於工程師們認識到，僅僅提高單核晶片(one chip)的速度會產生過多熱量且無法帶來相應的性能改善，先前的處理器產品就是如此。他們認識到，在先前產品中以那種速率，處理器產生的熱量很快會超過太陽表面。即便是沒有熱量問題，其性價比也令人難以接受，速度稍快的處理器價格要高很多。
英特爾工程師們開發了多核晶片，使之滿足“橫向擴展”（而非“縱向擴充”）方法，從而提高性能。該架構實現了“分治法”戰略。通過劃分任務，執行緒套用能夠充分利用多個執行核心，並可在特定的時間內執行更多任務。多核處理器是單枚晶片（也稱為“矽核”），能夠直接插入單一的處理器插槽中，但作業系統會利用所有相關的資源，將它的每個執行核心作為分立的邏輯處理器。通過在兩個執行核心之間劃分任務，多核處理器可在特定的時鐘周期內執行更多任務。
多核架構能夠使軟體更出色地運行，並創建一個促進未來的軟體編寫更趨完善的架構。儘管認真的軟體廠商還在探索全新的軟體並發處理模式，但是，隨著向多核處理器的移植，已有軟體無需被修改就可支持多核平台。作業系統專為充分利用多個處理器而設計，且無需修改就可運行。為了充分利用多核技術，套用開發人員需要在程式設計中融入更多思路，但設計流程與對稱多處理(SMP) 系統的設計流程相同，並且單執行緒套用也繼續運行。
得益於執行緒技術的套用在多核處理器上運行時將顯示出卓越的性能可擴充性。此類軟體包括多媒體套用（內容創建、編輯，以及本地和數據流回放）、工程和其他技術計算套用以及諸如套用伺服器和資料庫等中間層與後層伺服器套用。
多核技術能夠使伺服器並行處理任務，此前，這可能需要使用多個處理器，多核系統更易於擴充，並且能夠在更纖巧的外形中融入更強大的處理性能，這種外形所用的功耗更低、計算功耗產生的熱量更少。多核技術是處理器發展的必然。
發展
作為計算機核心的處理器就是將輸入的數位化的數據和信息，進行加工和處理，然後將結果輸出。假定計算機的其他子系統不存在瓶頸的話，那么影響計算機性能高低的核心部件就是處理器。反映在指令上就是處理器執行指令的效率。
處理器性能 = 主頻 x IPC
從上面的公式可以看出，衡量處理器性能的主要指標是每個時鐘周期內可以執行的指令數(IPC: Instruction Per Clock)和處理器的主頻。其實頻率就是每秒鐘做周期性變化的次數，1秒鐘只有1次時鐘周期的改變叫1Hz(赫茲)。主頻為1GHz 就是1秒鐘有10億個時鐘周期。
因此，提高處理器性能就是兩個途徑：提高主頻和提高每個時鐘周期內執行的指令數(IPC)。處理器微架構的變化可以改變IPC，效率更高的微架構可以提高IPC從而提高處理器的性能。但是，對於同一代的架構，改良架構來提高IPC的幅度是非常有限的，所以在單核處理器時代通過提高處理器的主頻來提高性能就成了唯一的手段。
不幸的是，給處理器提高主頻不是沒有止境的，從下面的推導中可以看出，處理器的功耗和處理器內部的電流、電壓的平方和主頻成正比，而主頻和電壓成正比。
因為： “處理器功耗 正比於 電容 x 電壓 x 電壓 x 主頻”，“主頻 正比於 電壓”
所以：“處理器功耗 正比於 主頻的三次方”
如果通過提高主頻來提高處理器的性能，就會使處理器的功耗以指數(三次方)而非線性(一次方)的速度急劇上升，很快就會觸及所謂的“頻率的牆”(frequency wall)。過快的能耗上升，使得業界的多數廠商尋找另外一個提高處理器性能的因子，提高IPC。
提高IPC可以通過提高指令執行的並行度來實現，而提高並行度有兩種途徑：一是提高處理器微架構的並行度；二是採用多核架構。
英特爾®酷睿™ 架構5大優勢
英特爾®酷睿™ 架構5大優勢因為：“處理器功耗 正比於 核心數 x 主頻 x 主頻 x 主頻”，“IPC 正比於 核心數”，“性能是IPC和主頻的乘積”，
所以：“性能 正比於 核心數 x 主頻”，“處理器功耗 正比於 性能 x 主頻 x 主頻”。
由單核增加到雙核時，如果性能保持不變，則主頻只需單核的一半，處理器功耗則變為四分之一。這是理想情況，實際上還存在主頻與電壓不是嚴格的正比關係、電容並不是常量、並行程式有額外的通信開銷、順序程式不能百分之百並行化等非理想因素，但多核處理器確實起到了同性能情況下降低功耗的作用。
除了多核技術的運用，採用更先進的高能效微架構可以進一步提高IPC和降低功耗——即提高能效。基於英特爾®酷睿™ 架構的英特爾® 酷睿™ 2雙核處理器和至強處理器就是現實中的例子。相比英特爾前一代的NetBurst微架構(Intel® Pentium® 4 和Pentium® D)，酷睿微架構採用的英特爾®寬區動態執行引擎和英特爾® 高級數字媒體增強技術，就是提高IPC的創新技術；英特爾® 智慧型功率特性則是降低微架構功耗的技術。
一些晶片的廠商指出，當處理器的頻率達到某種程度後，處理器在工作量的要求會比速度的要求要大，且0.13微米所含的電晶體已很高，將來65納米和45納米，其1組光罩的成本會倍增。但是，這種成本成倍的增長並不會給廠商們帶來相應的收入增長。且發熱量和干擾的因素的介入使得集成度和處理器的頻率已經越來越趨近於一個極限。
因此，使摩爾定律失效的有可能是技術，有可能是經濟效益。
多核的介入，使得摩爾定律在另一個層面的意義上，避免了尷尬的局面。從單核到雙核到多核的發展就證明了摩爾定律還是非常正確的。從單核到雙核再到多核的發展，可能是摩爾定律問世以來在晶片發展歷史上速度最快的性能提升過程。"
必然性
上世紀八九十年代以來，推動微處理器性能不斷提高的因素主要有兩個：半導體工藝技術的飛速進步和體系結構的不斷發展。半導體工藝技術的每一次進步都為微處理器體系結構的研究提出了新的問題，開闢了新的領域；體系結構的進展又在半導體工藝技術發展的基礎上進一步提高了微處理器的性能。這兩個因素是相互影響，相互促進的。一般說來， 工藝和電路技術的發展使得處理器性能提高約20倍，體系結構的發展使得處理器性能提高約4倍，編譯技術的發展使得處理器性能提高約1.4倍。但這種規律性的東西卻很難維持。多核的出現是技術發展和套用需求的必然產物。這主要基於以下事實：
1.電晶體時代即將到來
根據摩爾定律，微處理器的速度以及單片集成度每18個月就會翻一番。經過發展，通用微處理器的主頻已經突破了4GHz，數據寬度也達到64位。在製造工藝方面也同樣以驚人的速度在發展，0.13um工藝的微處理器已經批量生產，90nm工藝以下的下一代微處理器也已問世。照此下去，到2010年左右，晶片上集成的電晶體數目預計超過10億個。因此，體系結構的研究又遇到新的問題：如何有效地利用數目眾多的電晶體？國際上針對這個問題的研究方興未艾。多核通過在一個晶片上集成多個簡單的處理器核充分利用這些電晶體資源，發揮其最大的能效。
2．門延遲逐漸縮短，而全局連線延遲卻不斷加長
隨著VLSI工藝技術的發展，電晶體特徵尺寸不斷縮小，使得電晶體門延遲不斷減少，但互連線延遲卻不斷變大。當晶片的製造工藝達到0.18微米甚至更小時，線延遲已經超過門延遲，成為限制電路性能提高的主要因素。在這種情況下，由於CMP(單晶片多處理器)的分散式結構中全局信號較少，與集中式結構的超標量處理器結構相比，在克服線延遲影響方面更具優勢。
3．符合Pollack規則
按照Pollack規則，處理器性能的提升與其複雜性的平方根成正比。 如果一個處理器的硬體邏輯提高一倍，至多能提高性能40%，而如果採用兩個簡單的處理器構成一個相同硬體規模的雙核處理器，則可以獲得70%～80%的性能提升。同時在面積上也同比縮小。
4．能耗不斷增長
隨著工藝技術的發展和晶片複雜性的增加，晶片的發熱現象日益突出。多核處理器里單個核的速度較慢，處理器消耗較少的能量，產生較少的熱量。同時，原來單核處理器里增加的電晶體可用於增加多核處理器的核。在滿足性能要求的基礎上，多核處理器通過關閉（或降頻）一些處理器等低功耗技術，可以有效地降低能耗。
5．設計成本的考慮
6．體系結構發展的必然
處理器
未來的主流套用需要處理器具備同時執行更多條指令的能力，但是從單一執行緒中已經不太可能提取更多的並行性，主要有以下兩個方面的原因：一是不斷增加的晶片面積提高了生產成本；二是設計和驗證所花費的時間變得更長。在處理器結構上，更複雜化的設計也只能得到有限的性能提高。
對單一控制執行緒的依賴限制了多數套用可提取的並行性，而主流商業套用，如線上資料庫事務處理（Online Database Transaction）與網路服務(如Web伺服器)等，一般都具有較高的執行緒級並行性(TLP，Thread Level Parallelism）。為此，研究人員提出了兩種新型體系結構:單晶片多處理器(CMP)與同時多執行緒處理器(Simultaneous Multithreading，SMT)，這兩種體系結構可以充分利用這些套用的指令級並行性和執行緒級並行性，從而顯著提高了這些套用的性能。
從體系結構的角度看，SMT比CMP對處理器資源利用率要高，在克服線延遲影響方面更具優勢。CMP相對SMT的最大優勢還在於其模組化設計的簡潔性。複製簡單設計非常容易，指令調度也更加簡單。同時SMT中多個執行緒對共享資源的爭用也會影響其性能，而CMP對共享資源的爭用要少得多，因此當套用的執行緒級並行性較高時，CMP性能一般要優於SMT。此外在設計上，更短的晶片連線使CMP比長導線集中式設計的SMT更容易提高晶片的運行頻率，從而在一定程度上起到性能最佳化的效果。
總之，單晶片多處理器通過在一個晶片上集成多個微處理器核心來提高程式的並行性。每個微處理器核心實質上都是一個相對簡單的單執行緒微處理器或者比較簡單的多執行緒微處理器，這樣多個微處理器核心就可以並行地執行程式代碼，因而具有了較高的執行緒級並行性。由於CMP採用了相對簡單的微處理器作為處理器核心，使得CMP具有高主頻、設計和驗證周期短、控制邏輯簡單、擴展性好、易於實現、功耗低、通信延遲低等優點。此外，CMP還能充分利用不同套用的指令級並行和執行緒級並行，具有較高執行緒級並行性的套用如商業套用等可以很好地利用這種結構來提高性能。單晶片多處理器已經成為處理器體系結構發展的一個重要趨勢。
英特爾
英特爾率先揭開了多核計算時代的帷幕。酷睿™2雙核處理器的橫空出世不僅結束了始自 1993 年的奔騰時代，同時也詮釋了整個計算和通信產業生態圈的理念演變。
已上市的酷睿2四核處理器為通用伺服器和工作站提供了非凡的速度與回響能力——受益領域還包括追求絕對性能的數字媒體創建、高端遊戲以及其它市場。
未來的多核微處理器
“芥子納須彌”原是佛門禪語（意為極微小的芥子容納至高至大之須彌山），卻在 21 世紀之初由英特爾變成了現實——由英特爾研發的、指甲蓋大小的研究用處理器已可支持萬億次計算——無需太久，人們便可將超級計算機移植至桌面或掌中。
作為多核心技術的先導者，英特爾於 2007 年初煅制出了內含 80核心的可程式處理器，它提供了足以與超級計算機匹敵的強勁性能，且功耗僅 62 瓦，較大多數家用電器更低。毫無疑問，凝聚了英特爾深厚技術積澱、創新前瞻力及精湛製程工藝的 80 核心處理器預示了計算 / 通信技術領域未來的發展趨向——它還證明，在可以預見的未來，摩爾定律定能繼續驅動整個 IT 產業高速發展。
普及
進入2009年，處理器已經由雙核升級到四核時代，在史丹福大學召開的Hot Chips大會上，IBM、富士通、AMD和Intel等眾多晶片製造商展示出其六核、八核等多核伺服器處理器出現，使得多核之戰悄然到來。新產品的誕生意味舊產品的穩定，由此看來四核伺服器已經成為市場的中流砥柱。
面對突如其來的金融風暴，即便是站在風口浪尖上的IT行業，不可避免地要同其他行業的共同面對金融危機帶來的系列負面效應。這就需要更加實際的套用方案，Nehalem至強5500晶片的發布無疑是“雪中送碳”。如果說2009年3月31日發布之後的上半年是一個新四核市場的推廣期，那么2009年下半年是Nehalem至強全面爆發的開始。對於企業級產品來說，伺服器也成為市場的降價“新寵兒”，英特爾徹底的宣布45納米四核時代的普及。
至強處理
2008年09月，英特爾終於按計畫發布了Xeon（至強）7400處理器。該處理器開發代號為“Dunnington”，是英特爾首顆基於x86架構的六核處理器，主要面向注重多執行緒運算的高端市場。英特爾表示，Xeon 7400在虛擬機和資料庫套用方面進行了很多最佳化。其二級快取高達16MB，每個核心都支持虛擬化技術，其虛擬化性能跟以往產品相比提高達50%。
