《基於Xilinx ISE的FPAG/CPLD設計與套用》是 2009年 電子工業出版社出版的圖書。
基本介紹
- 書名：基於Xilinx ISE的FPAG/CPLD設計與套用
- 出版社：電子工業出版社
- 出版時間：2009年8月1日
- 開本：16
圖書信息,內容簡介,目錄,
圖書信息
出版社: 電子工業出版社; 第1版 (2009年8月1日)
平裝: 235頁
正文語種: 簡體中文
開本: 16
ISBN: 9787121093593, 7121093596
條形碼: 9787121093593
尺寸: 25.8 x 18.2 x 1.2 cm
重量: 458 g
內容簡介
FPGA/CPLD以其強大的功能，開發過程短，投資少，可反覆修改，保密性好，開發工具智慧型化等特點，成為當今硬體設計的首選方式之一。Xilinx ISE是由頂級FPGA供應商Xilinx提供的高級FPGA/CPLD設計環境，為所有Xilinx的FPGA與CPLD提供支持。《基於Xilinx ISE 的FPAG/CPLD設計與套用》旨在向讀者介紹ISE強大的開發功能，通過實例來強化讀者的理解和使用。《基於Xilinx ISE 的FPAG/CPLD設計與套用》立足工程實踐，循序漸進地介紹了Xilinx ISE開發的基本過程和方法，內容翔實、系統、全面，並通過大量的工程實例說明軟體的功能和套用方法。
《基於Xilinx ISE 的FPAG/CPLD設計與套用》圖文並茂，講解深入淺出，通俗易懂。《基於Xilinx ISE 的FPAG/CPLD設計與套用》適合從事FPGA/CPLD設計開發的技術人員閱讀，也可作為高等學校相關專業的教學用書。
目錄
第1章 聚焦Xilinx ISE
1.1 Xilinx公司及其產品介紹
1.1.1 Xilinx公司簡介
1.1.2 幾種CPLD系列晶片的特點
1.1.3 CoolRunnei系列的高級特性
1.1.4 主流FPGA產品
1.2 FPGA/CPLD基本結構與實現原理
1.2.1 FPGA基本結構與實現原理
1.2.2 CPLD基本結構與實現原理
1.2.3 FPGA/CPLD性能特點差異
1.3 系統設計語言——VHDL基本概念與程式結構
1.3.1 概述
1.3.2 VHDL程式基本結構
1.4 HDL編碼風格及規則
1.4.1 編碼風格
1.4.2 HDL編碼指導
1.5 ISE基本操作
1.5.1 ISE的獲取
1.5.2 ISE的實現功能
1.5.3 ISE軟體運行硬體環境及安裝
1.5.4 ISE運行及主界面簡介
1.6 本章小結
1.7 思考與練習
第2章 基於VHDL語言的設計輸入
2.1 新建工程
2.2 手動新建原始碼
2.3 利用語言模板創建原始碼
2.4 本章小結
2.5 思考與練習
第3章 設計仿真
3.1 仿真基本概念
3.1.1 仿真類型
3.1.2 仿真的步驟
3.2 創建測試基準波形檔案
3.3 使用Modelsim進行仿真
3.3.1 ModelSim仿真視窗綜述
3.3.2 在ISE集成環境中進行功能仿真
3.3.3 利用ModelSim進行時序仿真
3.4 本章小結
3.5 思考與練習
第4章 基於原理圖與狀態機的輸入
4.1 原理圖設計概述
4.1.1 頂層原理圖設計方法
4.1.2 底層原理圖設計方式
4.2 利用原理圖的設計方法
4.2.1 自頂向下的原理圖設計方法
4.2.2 自底向上的原理圖設計方法
4.3 實例化計數器
4.3.1 例化VHDL模組
4.3.2 進行原理圖連線
4.3.3 給連線添加網路名
4.3.4 給匯流排添加網路名
4.3.5 添加I/O引腳標記
4.4 狀態機輸入工具——StateCAD
4.4.1 StateCAD簡介
4.4.2 StateCAD用戶界面
4.4.3 使用StateCAD設計狀態機
4.5 本章小結
4.6 思考與練習
第5章 綜合與設計實現
5.1 XST概述
5.1.1 XST屬性描述及設定方法
5.1.2 XST操作流程
5.2 設計實現
5.2.1 CPLD的設計實現
5.2.2 FPGA的設計實現
5.3 約束
5.3.1 創建UCF檔案
5.3.2 UCF檔案的語法說明
5.3.3 引腳和區域約束語法
5.3.4 PACE
5.4 IP Core簡介
5.4.1 Xilinx IP Core基本操作
5.4.2 DDS模組IP Core的調用實例
5.5 本章小結
5.6 思考與練習
第6章 功耗分析與FPGA/CPLD配置
6.1 功耗評估工具——XPower
6.1.1 概述
6.1.2 XPower操作界面
6.1.3 功耗分析
6.2 基於ISE的硬體編程
6.2.1 iMPACT的用戶界面
6.2.2 利用iMPACT進行程式下載
6.3 本章小結
6.4 思考與練習
第7章 套用實例
7.1 VHDL數字邏輯電路設計試驗
7.2 實例一：模可變16位加法計數器
7.3 實例二：多倍次分頻器
7.4 實例三：奇偶校驗
7.5 實例四：數字頻率計VHDL程式與仿真
7.6 實例五：UART VHDL程式與仿真
7.7 實例六：電子時鐘VHDL程式與仿真
7.8 本章小結
7.9 思考與練習
參考文獻
