《基於貝葉斯推斷的納米尺度積體電路統計分析方法研究》是依託復旦大學，由曾璇擔任項目負責人的面上項目。
基本介紹
- 中文名：基於貝葉斯推斷的納米尺度積體電路統計分析方法研究
- 依託單位：復旦大學
- 項目類別：面上項目
- 項目負責人：曾璇
項目摘要,結題摘要,
項目摘要
複雜納米工藝導致電路性能嚴重偏差，對積體電路成品率產生顯著影響。為了驗證積體電路統計特性，傳統方法採集“大數據”來分析，其代價越來越難以承受。近年來如何採用“小數據”而非“大數據”來獲得高精度的統計分析成為積體電路分析國際前沿研究的新方向。本項目提出貝葉斯推斷的思想，利用積體電路在設計與製造不同階段的電路性能的相關性，將設計早期的數據作為先驗知識，與後期的小數據進行融合，高精度地推斷電路性能統計分布特性、製造工藝特性等，極大地降低積體電路分析驗證的成本。現有貝葉斯推斷電路分析方法僅能分析電路的單個連續型性能參數，在實際套用中具有局限性。本項目將發展針對離散型性能參數的貝葉斯推斷及多個性能參數的貝葉斯推斷新理論和新方法，並套用於高速互連誤碼率分析、積體電路參數成品率分析、老化分析以及化學機械拋光工藝建模等，為下一代納米尺度積體電路設計與製造的分析、驗證、測試建立基礎性的理論框架和高效算法。
結題摘要
本項目著重研究了貝葉斯推斷理論和方法在模擬積體電路計算機輔助設計各方面的套用，以提高設計效率和成品率。主要包括：（1）在電路建模與最佳化方面，提出了基於多先驗的貝葉斯推斷電路建模方法；基於核密度和稀疏先驗的非高斯回歸方法；基於分層收縮分布模擬電路混合性能建模方法；基於貝葉斯神經網路的模擬電路可行域邊界建模方法；基於二元測試結果的矽後最佳化方法；基於深度網路核函式的貝葉斯最佳化方法；模擬電路最佳化的多精度貝葉斯最佳化方法等；（2）提出了基於貝葉斯推斷的高速互連鏈路誤碼率估計方法；（3）在成品率分析及最佳化方面，提出了基於非高斯採樣的SRAM電路成品率分析方法；多工藝角系統失效率分析方法；多工藝角成品率分析方法；基於貝葉斯最佳化的成品率最佳化方法等；（4）在工藝偏差建模方面，提出了基於隱馬爾科夫樹和壓縮感知的電路性能建模方法；基於字典訓練的工藝偏差建模方法等。為提升積體電路分析和設計的效率奠定了基礎。此外，本項目還拓展研究了三維積體電路可製造性設計、超大規模電路系統失效率分析、模型降階和時序最佳化等積體電路分析與最佳化技術、硬體加速方法等內容。
