在積體電路中，某些情況下，某一個輸出跳變可能比另外一個更重要，所以我們可以通過最佳化上升輸出跳變的高偏斜門（HI-skew）和最佳化下降輸出跳變的低偏斜門（LO-skew），具體可通過減小非關鍵電晶體的尺寸來實現。其主要作用體現在降低相應端的邏輯努力。
基本介紹
- 中文名：偏斜門
- 外文名：skewed gate
gu為上拉時的邏輯努力，其定義為其輸入電容與具有相同輸出電流時的無偏斜單位反相器的輸入電容之比。
gd為下來時的邏輯努力，定義為同樣也是其輸入電容與具有相同輸出電流時的無偏斜單位反相器的輸入電容之比。
這裡我們需要注意的是，偏斜門的上拉下拉電阻不同，故而其相應的輸出電流也不相同，所以，兩者比較的單位方向器參數也是有所區別的。
典型數據：
無偏斜單位反相器：P/N=2/1，gu=1，gd=1；
低偏斜反相器：P/N=1/1，gu=4/3，gd=2/3；
高偏斜反相器：P/N=2/0.5，gu=5/6，gd=5/3，這個時候所要比較的標準反相器就應該是P/N=1/0.5了，這樣子其輸出電流才會相等。
通過觀察這兩種情況下的邏輯努力，很明顯就能發現所偏斜的一端邏輯努力減小了，因此去延時也會相應的減小，便能夠突出其重要性了。
觀察可發現不同偏斜時對其邏輯努力有所影響。
