低耗材、高性能背接觸導電集成背板及其製作方法

《低耗材、高性能背接觸導電集成背板及其製作方法》是普樂新能源（蚌埠）有限公司於2017年11月20日申請的發明專利，該專利申請號為2017111602501，公布號為CN107968128A，專利公布日為2018年04月27日，發明人是孫嵩泉、王楊陽、馬磊、彭為報、李晨。

《低耗材、高性能背接觸導電集成背板及其製作方法》包括以下步驟：在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，銅膜在柔性襯底上構成導電電路圖形，銅膜的厚度為1納米～100納米；採用化學鍍銅方法在上述銅膜上生成銅鍍層，控制不同位置銅鍍層厚度；將上述的導電背板清洗乾燥，得到變密度網狀結構低耗材、高性能背接觸導電集成背板。通過生成銅鍍層，達到電路局部寬度和厚度可控制，可最佳化通過電流的導電電路橫截面，電路最佳化後耗材減少，封裝組件不會引起局部過熱；原匯流位置溫度比電池片串聯位置高10℃左右，此最佳化的導電背板可解決，可製作圖形更為複雜，解析度要求更高的電路，特別適合IBC等背電極較多且複雜的背接觸類型電池封裝。

2020年7月17日，《低耗材、高性能背接觸導電集成背板及其製作方法》獲得安徽省第七屆專利獎優秀獎。

基本介紹

• 中文名：低耗材、高性能背接觸導電集成背板及其製作方法
• 公布號：CN107968128A
• 公布日：2018年4月27日
• 申請號：2017111602501
• 申請日：2017年11月20日
• 申請人：普樂新能源（蚌埠）有限公司
• 地址：安徽省蚌埠市湯和路268號
• 發明人：孫嵩泉、王楊陽、馬磊、彭為報、李晨
• 代理機構：蚌埠鼎力專利商標事務所有限公司
• 代理人：王琪、和聚龍
• Int.Cl.：H01L31/0224(2006.01)I；H01L31/068(2012.01)I；H01L31/18(2006.01)I
• 類別：發明專利

專利背景

銅基導電集成背板廣泛套用於電子元器件領域，而銅材成本在整個銅基導電集成背板占據了65％，傳統的銅基導電集成背板有以下兩種製作方法：1、銅箔和膠膜複合，用雷射刻兩條槽，去掉刻槽中間部分，達到絕緣效果或者直接用製作電路板的方法刻蝕去掉需要絕緣部分；2、利用模板和電解銅箔工藝，直接成型。但這兩種方法都具有：（1）耗材多；（2）導電層的寬度和厚度不可局部調控；（3）封裝成組件局部電流大，易發熱；（4）不易成複雜電路等諸多缺點。

發明內容

專利目的

《低耗材、高性能背接觸導電集成背板及其製作方法》所要解決的技術問題是提供一種可提高組件效率，減少安全隱患，減少銅耗材的低耗材、高性能背接觸導電集成背板。該發明所要解決的技術問題是還提供一種低耗材、高性能背接觸導電集成背板的製作方法。

技術方案

《低耗材、高性能背接觸導電集成背板及其製作方法》包括以下步驟：

a）在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，根據組件電流密度設計線型和圖案，形成變密度網狀結構，銅膜在柔性襯底上構成導電電路圖形，銅膜的厚度為1納米～100納米；

b）採用電化學鍍銅方法在步驟a）得到的銅膜上生成銅鍍層，控制不同位置銅鍍層厚度，其中電池片互聯位置的銅鍍層高度為1微米～30微米，電流匯流引出位置的銅鍍層高度為30微米～100微米；

c）將步驟b）得到的導電集成背板清洗乾燥，得到變密度網狀結構的耗材、高性能背接觸導電集成背板。

作為該發明優選，在步驟a）中磁控濺射鍍銅時直接採用掩膜方法在柔性襯底上形成構成導電電路圖形的銅膜。

作為該發明優選，對步驟a）中磁控濺射鍍銅後形成的銅膜利用化學刻蝕或雷射刻蝕出導電電路圖形，導電電路圖形形成變密度網狀結構。

作為該發明優選，步驟a）中銅膜的厚度為5納米～20納米。

採用這樣的方法後，步驟a）中得到導電電路圖形與傳統的技術中圖形一致，只是通過磁控濺射鍍銅形成銅膜的厚度與傳統技術中直接採用銅箔的厚度有所區別，在此步驟控制局部導電電路的寬度；

通過步驟b）生成銅鍍層，達到電路局部寬度和厚度可控制，可最佳化通過電流的導電電路橫截面，電路最佳化後耗材減少；常規產品耗材節約40％，電路最佳化後，封裝組件不會引起局部過熱；原匯流位置溫度比電池片串聯位置高10℃左右，此最佳化的導電背板可解決，可製作圖形更為複雜，解析度要求更高的導電電路，特別適合IBC（數字插指型電池用的背接觸導電集成背板）等背電極較多且複雜的背接觸類型電池封裝。

該發明還提供了一種低耗材、高性能背接觸導電集成背板，採用上述低耗材、高性能背接觸導電集成背板的製作方法得到的低耗材、高性能背接觸導電集成背板。

改善效果

採用《低耗材、高性能背接觸導電集成背板及其製作方法》的結構後，該背接觸導電集成背板的組件減少銅耗材，減少安全隱患，提高組件效率，串聯電阻減小。

技術領域

《低耗材、高性能背接觸導電集成背板及其製作方法》涉及一種低耗材、高性能的背接觸導電集成背板。該發明還涉及一種低耗材、高性能背接觸導電集成背板的製作方法。

權利要求

1.《低耗材、高性能背接觸導電集成背板及其製作方法》包括以下步驟：

a）在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，根據組件電流密度設計線型和圖案，形成變密度網狀結構，銅膜在柔性襯底上構成導電電路圖形，銅膜的厚度為1納米～100納米；

b）採用電化學鍍銅方法在步驟a）得到的銅膜上生成銅鍍層，控制不同位置銅鍍層厚度，其中電池片互聯位置的銅鍍層高度為1微米～30微米，電流匯流引出位置的銅鍍層高度為30微米～100微米；

c）將步驟b）得到的導電集成背板清洗乾燥，得到變密度網狀結構的低耗材、高性能背接觸導電集成背板。

2.根據權利要求1所述的低耗材、高性能背接觸導電集成背板的製作方法，其特徵是：在步驟a）中磁控濺射鍍銅時直接採用掩膜方法在柔性襯底上形成構成導電電路圖形的銅膜。

3.根據權利要求1所述的低耗材、高性能背接觸導電集成背板的製作方法，其特徵是：對步驟a）中磁控濺射鍍銅後形成的銅膜利用化學刻蝕或雷射刻蝕出導電電路圖形，導電電路圖形形成變密度網狀結構。

4.根據權利要求1所述的低耗材、高性能背接觸導電集成背板的製作方法，其特徵是：步驟a）中銅膜的厚度為5納米～20納米。

5.一種低耗材、高性能背接觸導電集成背板，其特徵是：採用如權利要求1至4中任一項所述低耗材、高性能背接觸導電集成背板的製作方法得到的低耗材、高性能背接觸導電集成背板。

實施方式

• 實施例一

《低耗材、高性能背接觸導電集成背板及其製作方法》包括以下步驟：

a）在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，根據組件電流密度設計線型和圖案，磁控濺射鍍銅時直接採用掩膜方法在柔性襯底上形成構成導電電路圖形的銅膜，在此步驟控制局部導電電路的寬度，銅膜具有變密度網狀結構，銅膜的厚度為1納米；

b）採用電化學鍍銅方法在步驟a）得到的銅膜上生成銅鍍層，調控局部工藝，控制不同位置銅鍍層厚度，其中電池片互聯位置的銅鍍層高度為2微米，電流匯流引出位置的銅鍍層高度為30微米；

c）將步驟b）得到的導電集成背板清洗乾燥，得到低耗材、高性能背接觸導電集成背板。

該實施例得到的背接觸導電集成背板在電池片互聯位置的銅膜及銅鍍層的總厚度達到2001納米，電流匯流引出位置的銅膜及銅鍍層的總厚度達到30001納米。

與傳統的銅基導電集成背板相比，該實施例的低耗材、高性能背接觸導電集成背板電流/電壓參數，常規採用35微米厚度銅箔，封裝一塊組件的銅耗材約0.36千克，該實施例得到低耗材、高性能背接觸導電集成背板的導電電路圖形及圖形的寬度上與傳統技術的圖形及寬度都相同，而採用該實施例得到背接觸導電集成背板，銅耗材約為0.21千克，銅耗材的用量上節約40％。

該背接觸導電集成背板通過控制不同位置銅鍍層厚度，達到導電電路的最佳化，與傳統的銅基導電集成背板相比，封裝組件不會引起局部過熱，並適合於低電流（小於1安）高電壓的組件封裝。

• 實施例二

該發明包括以下步驟：

a）在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，磁控濺射鍍銅後採用化學刻蝕在銅膜上形成構成導電電路圖形的銅膜，導電電路圖形形成變密度網狀結構，銅膜的厚度為100納米；

b）採用化學鍍銅方法在步驟a）得到的銅膜上生成銅鍍層，調控局部工藝，控制不同位置銅鍍層厚度，其中電池片互聯位置的銅鍍層高度為30微米，電流匯流引出位置的銅鍍層高度為100微米；

c）將步驟b）得到的導電集成背板清洗乾燥，得到低耗材、高性能背接觸導電集成背板。

該實施例得到低耗材、高性能背接觸導電集成背板在電池片互聯位置的銅膜及銅鍍層的總厚度達到30100納米，電流匯流引出位置的銅膜及銅鍍層的總厚度達到100100納米。與傳統的銅基導電集成背板相比，常規採用182微米厚度銅箔，封裝一塊組件的銅耗材約2.6千克，該實施例得到低耗材、高性能背接觸導電集成背板的導電電路圖形及圖形的寬度上與傳統技術的圖形及寬度都相同，而採用該實施例得到背接觸導電集成背板，銅耗材約為1.56千克，銅耗材的用量上節約40％。

該低耗材、高性能背接觸導電集成背板通過控制不同位置銅鍍層厚度，達到導電電路的最佳化，相比銅基導電集成背板，封裝組件不會引起局部過熱，主要用於大電流組價封裝，電流約為12安。

• 實施例三

該發明包括以下步驟：

a）在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，磁控濺射鍍銅後採用雷射刻蝕在銅膜上形成構成導電電路圖形的銅膜，導電電路圖形形成變密度網狀結構，銅膜的厚度為5納米；

b）採用化學鍍銅方法在步驟a）得到的銅膜上生成銅鍍層，調控局部工藝，控制不同位置銅鍍層厚度，其中電池片互聯位置的銅鍍層高度為20微米，電流匯流引出位置的銅鍍層高度為40微米；

c）將步驟b）得到的導電集成背板清洗乾燥，得到低耗材、高性能背接觸導電集成背板。

該實施例得到低耗材、高性能背接觸導電集成背板在電池片互聯位置的銅膜及銅鍍層的總厚度達到20005納米，電流匯流引出位置的銅膜及銅鍍層的總厚度達到40005納米。與傳統的銅基導電集成背板相比，常規採用35微米厚度銅箔，封裝一塊組件的銅耗材約0.50千克，該實施例得到背接觸導電集成背板的導電電路圖形及圖形的寬度上與傳統技術的圖形及寬度都相同，而採用該實施例得到背接觸導電集成背板，銅耗材約為0.30千克，銅耗材的用量上節約40％。

該背接觸導電集成背板通過控制不同位置銅鍍層厚度，達到導電電路的最佳化，相比銅基導電集成背板，封裝組件不會引起局部過熱，主要用於常規電流組價封裝，電流約為9安。

• 實施例四

該發明包括以下步驟：

a）在絕緣的柔性襯底上通過磁控濺射鍍銅形成銅膜，磁控濺射鍍銅後採用雷射刻蝕在銅膜上形成構成導電電路圖形的銅膜，導電電路圖形形成變密度網狀結構，銅膜的厚度為20納米；

b）採用化學鍍銅方法在步驟a）得到的銅膜上生成銅鍍層，調控局部工藝，控制不同位置銅鍍層厚度，其中電池片互聯位置的銅鍍層高度為25微米，電流匯流引出位置的銅鍍層高度為50微米；

c）將步驟b）得到的導電集成背板清洗乾燥，得到低耗材、高性能背接觸導電集成背板。

該實施例得到低耗材、高性能背接觸導電集成背板在電池片互聯位置的銅膜及銅鍍層的總厚度達到25020納米，電流匯流引出位置的銅膜及銅鍍層的總厚度達到50020納米。與傳統的銅基導電集成背板相比，常規採用63微米厚度銅箔，封裝一塊組件的銅耗材約0.90千克，該實施例得到背接觸導電背板的導電電路圖形及圖形的寬度上與傳統技術的圖形及寬度都相同，而採用該實施例得到背接觸導電集成背板，銅耗材約為0.54千克，銅耗材的用量上節約40％。

該低耗材、高性能背接觸導電背板通過控制不同位置銅鍍層厚度，達到導電電路的最佳化，相比銅基導電集成背板，封裝組件不會引起局部過熱，主要用於常規電流組價封裝，電流約為9安。

榮譽表彰

2020年7月17日，《低耗材、高性能背接觸導電集成背板及其製作方法》獲得安徽省第七屆專利獎優秀獎。