《低功耗安全嵌入式處理器晶片的基礎理論與關鍵技術》是依託北京航空航天大學，由王翔擔任項目負責人的重點項目。
基本介紹
- 中文名：低功耗安全嵌入式處理器晶片的基礎理論與關鍵技術
- 外文名：The basic theory and key technology of low power secure embedded processor chip
- 依託單位：北京航空航天大學
- 項目負責人：王翔
- 項目類別：重點項目
項目摘要,結題摘要,
項目摘要
嵌入式系統正廣泛用於國防和國民經濟領域的網路化套用中，對安全要求日益迫切。軟體漏洞、數據代碼被篡改等，已成為嚴重的安全威脅。本項目研究低功耗安全嵌入式處理器晶片的基礎理論與關鍵技術，在保證嵌入式系統安全性的同時，不斷最佳化降低功耗。主要通過靜態和動態程式分析，最佳化生成監控參數及耦合參數模型；通過輕量級密碼雜湊函式完整性驗證算法標記執行檔，建立完整性監控模型；提出監控比較算法並硬體化，實時監控系統程式執行；最佳化設計程式恢復功能，確保系統遭到攻擊時程式的正常執行；採用TB-RM雙邏輯結構和系統多層次協同方式最佳化功耗；設計低功耗安全嵌入式處理器的SoC驗證平台，並進行流片驗證，通過選用流行的攻擊代碼、測試基準程式，檢測系統安全性及資源消耗等功能。.本項目的研究成果將為研製具有自主智慧財產權的國產低功耗安全處理器晶片提供堅實的理論基礎與關鍵技術，為國家建設提供急需的信息安全保障。
結題摘要
嵌入式系統正廣泛用於國防和國民經濟領域的網路化套用中，對安全及功耗要求日益迫切。軟體漏洞、數據代碼被篡改等，已成為嚴重的安全威脅；功耗問題也已成為系統性能進一步提升的瓶頸。 本項目深入系統地研究了低功耗安全嵌入式處理器晶片的基礎理論與關鍵技術，在保證安全性的同時，不斷最佳化系統功耗。 基礎理論方面：建立了系統監控模型，最佳化了程式執行過程的數據、代碼和控制流等狀態參數或耦合參數，實現了從函式級、基本塊級到指令級等不同粒度的監控；設計了一種安全性好、功耗和資源消耗低的輕量級密碼雜湊函式，作為完整性驗證算法；建立了雙邏輯低功耗模型和系統多層次協同功耗模型。 關鍵技術方面：完成了安全嵌入式處理器體系結構研究，採用輕量級密碼雜湊函式完整性標記方法，分別對靜態和動態信息進行標記及驗證；設計了系統綜合監控結構，提取能反映程式執行行為及安全敏感的相關參數，硬體實現了程式數據和代碼完整性監控；設計了系統快速安全恢復結構。從邏輯探測、極性轉換、極性搜尋和功耗估計等階段，最佳化了TB-RM雙邏輯電路功耗；基於深度學習，實現了多層次協同功耗最佳化設計。 建立了原型驗證系統，包括基於FPGA和系統晶片的驗證系統。通過選用流行的攻擊代碼、測試基準程式，測試了系統安全性及資源消耗。驗證結果表明，安全模組占整個SoC硬體資源的13%，系統性能損失低於3.45%；完成了SMIC CMOS 0.18μm 1P6M工藝下的版圖設計，主頻100MHz，150萬門規模；對處理器的安全控制套用進行了探索，研製了多模複合安全制導的驗證系統。 本項目取得了基礎理論，關鍵技術，以及套用拓展方面研究成果(已發表SCI論文42；EI論文80篇；國家發明專利申請20項，已獲批8項；軟體著作權已獲批5項。國際頂級論文2篇: J of Solid-State Circuits，J of Cryptology)，已獲得了中國計算機學會科技進步一等獎，培養了“萬人計畫”的領軍人才等高層次專業人才，為研製具有自主智慧財產權的國產低功耗安全處理器晶片提供堅實的理論基礎與關鍵技術，力爭為國家建設提供急需的信息安全保障。
