《並行計算機的結構級功耗最佳化技術研究》是依託湖南大學，由彭蔓蔓擔任項目負責人的面上項目。
基本介紹
- 中文名：並行計算機的結構級功耗最佳化技術研究
- 項目類別：面上項目
- 項目負責人：彭蔓蔓
- 依託單位：湖南大學
中文摘要,結題摘要,
中文摘要
在計算機系統設計中，功耗是與性能同等重要的首要設計約束。並行計算機以追求高性能為目標，但同時也增大了晶片面積和硬體單元的互連開銷，進而帶來了功耗的增加。在體系結構級研究並行計算機系統的功耗，對設計擁有自主智慧財產權的面向特定套用的高性能低功耗計算機系統有著重要的支撐作用。.本項目面向並行計算機系統，以典型的並行計算機體系結構和工作負載為研究對象，強調以功耗閾值驅動性能最佳化的設計方法，建立有效的並行計算機系統的功耗分析模型。根據並行程式的工作特徵，利用預測技術和可重構技術設計低功耗的片上Cache，利用分割技術和自適應技術設計系統主存。同時還結合電路技術的特徵，設計一種穩定的、分散式的可調控動態電壓頻率縮放算法，實現整個並行計算機系統的功耗最佳化。
結題摘要
在並行計算機體系結構設計中，功耗已經成為與性能同等重要的首要設計約束。本項目的主要研究內容：建立有效的並行計算機系統的功耗分析模型，利用預測技術和可重構技術設計低功耗的片上Cache，利用分割技術和自適應技術設計系統主存，設計穩定的、分散式的可調控動態電壓頻率縮放算法，最終實現整個並行計算機系統的功耗最佳化。 在功耗分析模型方面，本項目基於SIM-WATTCH設計並實現了一個多核處理器的能效分析工具MULTI-SIMWATTCH，該模擬器能較好地實現各核之間的負載均衡，計算整個系統的功耗。本項目還針對原有的結構級功耗評估方法和門級功耗評估方法的不足，提出了一種結合結構級和門級的功耗評估方法，該方法既繼承了結構級功耗評估方法的速度，又能改善其精度。 在存儲系統的最佳化方面，本項目提出了一種基於位置信息的末級快取替換算法，該算法比LRU提升了2.4%的整體性能。提出了一種面向多執行緒套用的LLC最佳化算法，該算法能有效地降低Cache失效開銷。提出了一種基於指令工作集的可重構Cache算法，該算法能夠有效提高監測程式變化的準確度和最佳化重構路徑，提高Cache性能。本項目還設計了一種關鍵執行緒指導的細粒度快取管理策略，該策略對於計算機視覺、數據挖掘等並行程式的加速比分別達到1-6%。提出了一種關鍵執行緒感知的共享快取管理策略，該策略使低優先權進程的性能可獲得更多地提升。 在動態電壓和頻率縮放技術方面，本項目提出了一種高效而實用的DVS策略CC-R-E-DVS，該策略首先在CC-EDF-DVS策略的基礎上引入段的思想，新段的電壓調節不需要受前一段的影響；然後，將任務執行過程中產生的鬆散時間加以利用，具有CC-EDF-DVS和CC-RM-DVS調節的雙重特性。該策略能夠在原有策略的基礎上進一步節省能耗，且對於各種任務分布情況都有更好的適用性。 在多核任務調度方面，本項目提出了一種負載均衡的啟發式任務調度算法，該算法能很好地實現核間負載均衡，提高異構多核處理器系統的性能。提出了一種基於改進回響時間分析的悲觀周期混合關鍵級任務調度算法，該算法得出的任務可接受比率較高。提出了一種基於刪除冗餘複製任務的能量感知算法，該算法能夠有效降低調度過程中的複製任務數量，減少了系統的能耗。
