《一種動態可重構陣列處理器的構令流工作方法》是清華大學於2011年8月9日申請的專利，該專利的公布號為CN102289424A，授權公布日為2011年12月21日，發明人是劉雷波、朱敏、王延升、朱建峰、楊軍、曹鵬、時龍興、尹首一、魏少軍。
《一種動態可重構陣列處理器的構令流工作方法》可重構處理器單元通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有並發性；將數據流分為可重構處理器單元級別、可重構單元陣列級別和可重構核心級別三級；將可重構處理器單元中的配置信息分為配置信息第零層、第一層和第二層共三層。該發明的一種動態可重構陣列處理器的構令流工作方法，以抽象的分層配置為依據，利用數據流和配置流的並發性來達到節省時間的目的，有效提高了動態可重構處理器的性能。
2015年11月27日，《一種動態可重構陣列處理器的構令流工作方法》獲得第十七屆中國專利獎金獎。
（概述圖為《一種動態可重構陣列處理器的構令流工作方法》摘要附圖）
基本介紹
- 中文名：一種動態可重構陣列處理器的構令流工作方法
- 申請人：清華大學
- 申請日：2011年8月9日
- 申請號：201110226931X
- 公布號：CN102289424A
- 公布日：2011年12月21日
- 發明人：劉雷波、朱敏、王延升、朱建峰、楊軍、曹鵬、時龍興、尹首一、魏少軍
- 地址：北京市海淀區清華園一號
- Int.Cl.：G06F15/78(2006.01)I
- 代理機構：北京潤澤恆智慧財產權代理有限公司
- 代理人：蘇培華
- 類別：發明專利
專利背景,發明內容,專利目的,技術方案,改善效果,附圖說明,技術領域,權利要求,實施方式,榮譽表彰,
專利背景
動態可重構處理器是一種新型的處理器構架，其結合了軟體的靈活性和硬體的高效性，和傳統單核微處理器相比，不僅可以改變控制流，還可以改變數據通路，具有高性能、低功耗、靈活性好、擴展性好的優點，尤其適合於處理計算密集型的算法，例如媒體處理、模式識別、基帶處理等。因此動態可重構處理器也成為2011年前處理器結構的一個重要發展方向，如歐洲微電子中心（IMEC）的ADRES處理器和惠普（HP）的CHESS處理器，前者由緊耦合的超長指令字（VeryLongInstructionWord，VLIW）處理器核心和粗顆粒度並行矩陣計算的可重構硬體構成，後者由大量可重構算術計算單元陣列構成。
基於構令流工作模式的動態可重構陣列處理器的核心一般為一個二維的可重構算術邏輯單元（ALU）陣列，該結構是並行計算以提高處理能力的基礎。同時，可重構算術邏輯單元間必須擁有較為靈活的互聯結構以保證運算通用性，這種可配置的互聯結構使得動態可重構處理器可以改變數據流，實現了對數據流的高速並行處理，相對於傳統單核、少核處理器大大的提升了計算性能。動態可重構陣列處理器可基於構令流利用抽象的分層配置實現配置流（ConfigurationStream）控制數據的傳輸、計算和存儲，
因此，需要該領域技術人員迫切解決的一個技術問題就是：如何能夠創新的提出有一種有效措施以克服2011年8月之前的技術存在的缺陷，有效提高動態可重構陣列處理器。
發明內容
專利目的
《一種動態可重構陣列處理器的構令流工作方法》所要解決的技術問題是提供一種動態可重構陣列處理器的構令流工作方法，以抽象的分層配置為依據，利用數據流和配置流的並發性來達到節省時間的目的，有效提高了動態可重構處理器的性能。
技術方案
《一種動態可重構陣列處理器的構令流工作方法》所述方法包括：可重構處理器單元通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有並發性；將數據流分為可重構處理器單元級別、可重構單元陣列級別和可重構核心級別三級；將可重構處理器單元中的配置信息分為配置信息第零層、第一層和第二層共三層。
進一步地，所述可重構處理器單元包括配置信息接口模組、配置流控制器、數據流控制模組和計算控制模組。
進一步地，所述配置信息接口模組完成配置信息的初始化。
進一步地，所述配置流控制器實現配置流的控制。
進一步地，數據流控制模組和計算控制模組完成數據流的傳輸、計算和存儲。
改善效果
與2011年8月之前的技術相比，《一種動態可重構陣列處理器的構令流工作方法》具有以下優點：該發明提供一種動態可重構陣列處理器的構令流工作方法，對於包含多個RCA的RPU而言，利用LCGM可實現CL0、CL1和CL2三層配置流並行處理，抽象的分層配置，增加了配置頻寬，抽象的分層配置使RPU中的RPUlevel、RCAlevel和Corelevel三級數據流間的數據傳輸更加靈活、高效，多個RCA並行處理提高了數據的計算能力，配置流和數據流的並發性提高了數據的傳輸效率和計算能力，進而提高了動態可重構處理器的性能。
附圖說明
圖1是《一種動態可重構陣列處理器的構令流工作方法》具體實施方式中所述的流程圖；
圖2是該發明具體實施方式中所述的ReconfigurableProcessingUnit（RPU）框圖；
圖3是該發明具體實施方式中所述的數據流（DataStream）框圖；
圖4是該發明具體實施方式中所述的配置流框圖（ContextFlowController框圖）；
圖5是該發明具體實施方式中所述的配置信息的層次關係及存儲位置的示意圖；
圖6是該發明具體實施方式中所述的實現H.264標準中P16x16宏塊類型的色度cb幀間預測的構令流工作模式框圖。
技術領域
《一種動態可重構陣列處理器的構令流工作方法》涉及動態可重構處理器技術領域，特別是涉及一種動態可重構陣列處理器的構令流工作方法。
權利要求
1.《一種動態可重構陣列處理器的構令流工作方法》其特徵在於，所述方法包括：可重構處理器單元通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有並發性；將數據流分為可重構處理器單元級別、可重構單元陣列級別和可重構核心級別三級；將可重構處理器單元中的配置信息分為配置信息第零層、第一層和第二層共三層。
2.如權利要求1所述的方法，其特徵在於：所述可重構處理器單元包括配置信息接口模組、配置流控制器、數據流控制模組和計算控制模組。
3.如權利要求2所述的方法，其特徵在於：所述配置信息接口模組完成配置信息的初始化。
4.如權利要求2所述的方法，其特徵在於：所述配置流控制器實現配置流的控制。
5.如權利要求2所述的方法，其特徵在於：數據流控制模組和計算控制模組完成數據流的傳輸、計算和存儲。
實施方式
參照圖1，示出了《一種動態可重構陣列處理器的構令流工作方法》的流程圖，具體包括：
步驟S101，可重構處理器單元通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有並發性；
步驟S102，將數據流分為可重構處理器單元級別、可重構單元陣列級別和可重構核心級別三級；
步驟S103，將可重構處理器單元中的配置信息分為配置信息第零層、第一層和第二層共三層。
可重構處理器單元RPU（ReconfigurableProcessingunit）通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有並發性，RPU框圖請詳見圖2，具體的，所述可重構處理器單元包括配置信息接口模組、配置流控制器、數據流控制模組和計算控制模組，其中配置信息接口模組ConfigurationInterface（CI）完成配置信息的初始化、配置流控制器ContextFlowController實現配置流的控制，數據流控制模組DataFlowController和計算控制模組ComputingController完成數據流的傳輸、計算和存儲，通過多個RPU並行處理可提高動態可重構陣列處理器的性能，ExchangeInterface（EI）可用來進行RPU間的數據交換。
RPU中的數據流可分為可重構處理器單元級別RPUlevel、可重構單元陣列級別RCA（Reconfigurablecellarray）level和可重構核心級別Corelevel三級，數據流框圖詳見圖3，各級功能如下：
1）RPU包含了REDL、REDS、REDA、RIDL、MB和RCA等部分，在RPU內通過多個RCA並行處理來提高RPU的性能，各部分的功能如下：
①REDL：將RPU的數據傳輸給RCA；
②REDS：將RCA的數據傳輸給RPU；
③REDA：仲裁REDL和REDS的EMI（ExternalMemoryInterface）訪問請求，優先完成REDS，EMI為外部存儲器提供讀寫接口；
④RIDL和MB：實現RCA/Core間的數據交換；
2）RCA包含了CEDL、CIDL、CDS和Core等部分，各部分的功能如下：
①CEDL：實現RCA內的數據傳輸或將RCA的數據傳輸給Core；
②CIDL：將RCA的數據傳輸給Core；
③CDS：實現Core內的數據傳輸、將Core的數據傳輸給RCA、或將Core的數據傳輸給RPU；
3）Core負責RC（Reconfigurablecell）陣列的數據輸入、core計算和結果輸出。
RPU中的配置信息分為配置信息第零層CL0、配置信息第一層CL1和配置信息第二層CL2三層，CL1和CL2配置信息以某種檔案格式存在，RPU每次執行新的算法（如H.264）前需要先通過CI初始化RPU內部存儲器GCGM（存儲CL1層的配置信息，每套配置信息稱為contextgroup，CL1層配置信息可包含多套contextgroup）、GCCM（存儲CL2層的配置信息，每套配置信息稱為corecontext，CL2層配置信息可包含多套corecontext），CL0層的配置信息由主控ARM產生，通過CI實現對RPU的配置，配置流框圖詳見圖4，配置信息的層次關係及存儲位置詳見圖5。各層配置信息功能如下：
1）CL0層配置信息用於控制RPU和RCA之間的數據流傳輸，並指定了要調用的contextgroup在整個CL1配置信息中的索引，CL0配置信息包含包頭、配置字、REDL配置信息和REDS配置信息等部分，各部分的功能如下：
①包頭：標識了CL0配置信息對應的RCA的索引（允許一個RPU包含多個RCA）、REDL配置信息個數、REDS配置信息個數等；
②配置字：標識了對應RCA執行的contextgroup配置信息在CL1中的索引、該RCA與其他RCA間的同步方式等；
③REDL配置信息：包含了數據源在片外SSRAM的首地址、從SSRAM中讀取數據的格式及讀取的數據量，使REDL根據配置信息通過訪問EMI將片外SSRAM中的數據導入到RCA中的ELDF；
④REDS配置信息：包含了目標數據在片外SSRAM的首地址、讀取數據的格式及數據量、寫入SSRAM的數據格式，使REDS根據配置信息通過訪問EMI將RCA中的ESDF中的數據導出到片外SSRAM中；
2）CL1層配置信息用於控制不同RPU間的數據流傳輸、或同一RPU內RPU和RCA之間、RPU和Core之間的數據流傳輸，每套contextgroup均指定了要調用的corecontext在CL2層配置信息中的索引，contextgroup包含contextgrouphead、RIDL配置信息、RCAcontext配置信息等，各部分的功能如下：
①contextgrouphead：包含RIDL配置信息個數、RCAcontext配置信息個數等；
②RIDL配置信息：將來自RPU中指定數據源的內部數據導入至RPU中RCA的指定數據目標，數據源為MB或EI，數據目標為RIM或RIF。RIDL配置信息包括導入數據源、從數據源存儲器讀出數據的首地址、數據格式、數據量，導入數據目標存儲器的位置；
③RCAcontext配置信息包含4個方面，具體如下所示：
（a）core的配置信息：指定了要調用的corecontext在CL2層配置信息中的索引、是否使用CEDL和CIDL；
（b）CEDL配置信息：CEDL將單個RCA內來自指定數據源ELDF的外部數據導入至指定數據目標RIF或RIM，具體數據傳輸方式由CEDL配置信息決定。
（c）CIDL配置信息：CIDL將單個RCA內來自指定數據源RIM的內部數據導入至指定數據目標RIF，具體數據傳輸方式由CIDL配置信息決定。
（d）CDS配置信息：將來自單個8x8RCA內指定數據源ROF的數據導出至內部或外部數據目標，數據目標為RIM/RIF/MB/EI/ESDF，具體數據傳輸方式由CDS配置信息決定。
1.RPU配置信息的Cache配置結構特徵：
（a）RPU中的GCGM存儲CL1層的所有contextgroup配置信息，GCCM存儲CL2層的所有corecontext配置信息；
（b）RCA中的LCGM只存儲一套contextgroup，通過RPUContextParser將對應RCA的contextgroup從GCGM讀出寫至LCGM；
（c）RCAContextParser解析LCGM中的contextgroup時，將corecontext從GCCM讀出寫至本RCACore中。
該實施例實現了H.264標準中P16x16宏塊類型的色度cb幀間預測，利用RPU中的4個RCA（分別為RCA0、RCA1、RCA2、RCA3）並行處理，4個RCA間的優先權由高到低為RCA0、RCA1、RCA2、RCA3，每個RCA處理一個4x4的cb塊，4個RCA需要主控ARM產生4套CL0配置信息，數據計算的結果分別存放到各RCA內的RIM中，因此不需要REDS的配置信息。根據算法每個RCA均需要使用REDL通過EMI從片外SSRAM中讀出5x5的數據塊寫入相應RCA內的ELDF。
圖6是實現H.264標準中P_16x16宏塊類型的色度cb幀間預測的構令流工作模式框圖，橫向方向的4各框圖表示RPU中每個RCA的工作流程，縱向方向上的第一列4個框圖間是串列處理過程、第二列4個框圖間是串列處理過程、第三列4個框圖間是串列處理過程，4個RCA的CL2配置信息分別寫入各自的Core中後，4個RCA相互獨立地分別通過配置流實現對數據流的傳輸、計算及將結果存放到各RCA內的RIM中，參見圖2示出的ReconfigurableProcessingUnit（RPU）框圖，圖3為數據流（DataStream）框圖，圖4為配置流框圖（ContextFlowController框圖），圖5為配置信息的層次關係及存儲位置的示意圖，圖6為實現H.264標準中P_16x16宏塊類型的色度cb幀間預測的構令流工作模式框圖。
榮譽表彰
2015年11月27日，《一種動態可重構陣列處理器的構令流工作方法》獲得第十七屆中國專利獎金獎。
