Verilog HDL數字系統設計與驗證 ——乙太網交換機案例分析

內容簡介

本書將乙太網交換機電路的設計與實現作為完整案例，分別介紹了介質訪問控制（MAC）控制器、數據幀合路電路、MAC幀處理電路、基於哈希散列的查表電路、簡易佇列管理器、基於鍊表的佇列管理器、變長分組的分割與重組電路等通信和網路中常用的電路，並以此為基礎，採用循序漸進、由簡單到複雜的方式，給出了兩個版本的完整乙太網交換機電路。書中所有電路都給出了必要的功能說明、算法原理和內部結構，以及完整的Verilog硬體描述語言設計代碼和仿真測試代碼。根據需要，書中穿插補充了基於現場可程式門陣列實現時需要考慮的系統時鐘生成、系統設計約束、系統復位設計、環回測試、IP核生成與調用、FPGA線上調試、模組仿真與系統仿真等具體的工程技術問題。本書中的所有代碼都在FPGA開發環境上進行了實際驗證。

圖書目錄

第1章?複雜數字系統設計概述

1.1　Verilog HDL與數字系統設計

1.2?設計流程

1.3?Top-Down數字系統設計方法簡介

1.3.1?頂層設計階段

1.3.2　模組級規範編寫階段

1.3.3　模組級設計階段

1.3.4?模組級仿真階段

1.4　基於Verilog的電路仿真驗證

1.4.1?數字系統驗證的重要性

1.4.2　驗證的全面性與代碼覆蓋率分析

1.4.3?自動測試testbench

1.5　本書所設計的乙太網交換機

1.5.1　乙太網技術

1.5.2?乙太網交換機的基本功能

1.5.3　本書所設計的乙太網交換機

1.6　本書在內容組織上的特點

第2章?MAC控制器的設計

2.1　MAC控制器接收部分的設計

2.1.1　MII接口中與數據幀接收相關的信號

2.1.2　mac_r與後級電路的接口佇列

2.1.3　802.3 CRC-32校驗運算電路

2.1.4　mac_r電路設計

2.1.5　mac_r電路仿真驗證代碼設計

2.2　MAC控制器傳送部分的設計

2.2.1　MII接口中與數據幀傳送相關的信號

2.2.2　mac_t電路設計

2.3　MAC控制器聯合仿真測試

2.3.1　數據幀環回模組

2.3.2　環回測試電路的頂層設計檔案

第3章?乙太網查表電路

3.1?採用CAM實現的乙太網查表電路

3.2?利用哈希散列表實現的精確匹配查表電路

3.2.1?哈希散列算法簡介

3.2.2?基於哈希散列的查表電路

第4章?數據幀合路和MAC幀處理電路設計

4.1　數據幀合路電路

Verilog HDL數字系統設計與驗證 ——乙太網交換機案例分析

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條