TLC5540

TLC5540是美國德州儀器公司推出的高速8位A/D轉換器。

基本介紹

• 中文名：TLC5540
• 類型：高速8位A/D轉換器
• 轉換速率：每秒40兆位元組
• 模擬輸入頻寬：75MHz

概述

它的最高轉換速率

可達每秒40兆位元組。TLC5540採用了一種改進的半閃結構及CMOS工藝?因而大大

減少了器件中比較器的數量?而且在高速轉換的同時能夠保持低功耗。在推薦工

作條件下?其功耗僅為75mW。由於TLC5540具有高達75MHz的模擬輸入頻寬以及

內置的採樣保持電路?因此非常適合在欠採樣的情況下套用。另外?TLC5540內

部還配備有標準的分壓電阻?可以從+5V的電源獲得2V滿刻度的參考電壓?並且

可保證溫度的穩定性。TLC5540可廣泛套用於數位電視、醫學圖象、視頻會議、C

CD掃瞄器、高速數據變換及QAM調製器等套用方面。

引腳功能

TLC5540採用NS型塑膠帖片封裝?其引腳排列。其引腳功能如下?

AGND?20?21??模擬信號地線?

ANALOGIN?19??模擬信號輸入端?

CLK?12??時鐘輸入端?

DGND?2?24??數位訊號地線?

D1?D8?3?10??數據輸出端。D1為低位?D8為高位?

OE?1??輸出使能端。當OE為低時?D1?D8數據有效?當OE為高時?D1?

D8為高阻抗?

VDDA?14?15?18??模擬電路工作電源?

VDDD?11?13??數字電路工作電源?

REFTS?16??參考電壓引出端之一?^_^

?17??參考電壓引出端之二?

REFB?23??參考電壓引出端之三?

REFBS?22??參考電壓引出端之四。

內部結構

TLC5540的內部結構。它包含有時鐘發生器?內部參考電壓分壓器?1

套高4位採樣比較器、編碼器、鎖存器?2套低4位採樣比較器、編碼器和一個低

4位鎖存器。

TLC5540的外部時鐘信號CLK通過其內部的時鐘發生器產生3路內部時鐘?

用於驅動3組斬波穩零結構的採樣比較器。參考電壓分壓器則為這3組比較器提供

參考電壓。其中低位比較器的參考電壓是高位比較器的1/16。採用輸出信號的高

4位由高4位編碼器直接提供?低4位的採樣數據則由兩個低4位的編碼器交替提

供。其中低4位比較器是對輸入信號的“殘餘”部分進行變換的?時間為高4位

的兩倍??因此與標準的半閃結構相比?這種變換方式可減少30%的採樣比較器?並

且具有的採樣率。

時鐘信號

CLK

在每一個下降沿採集模擬輸入信號?第

N

次採集的數據經過

3

個

時鐘周期的延遲之後?送到內部數據匯流排上。此時如果輸出使能

OE

有效?則數

據可由

CPU

讀取或進入緩衝存貯器。其中?時鐘的高、低電平持續時間

tW(H)、t

w(L)

最小為

12.5ns

?時鐘周期是了小為

25ns

?因此最高採樣速率為

40MSPS

。

---

tpd

為數據輸出延遲時間?典型值為

9ns

?最大為

15ns

?

tPHZ

、

tPLZ

為數據

輸出端有效至高阻的延遲時間?最大為

20ns

?

tPZH

、

tPZL

為數據輸出端從高阻

轉為有效的延遲時間?最大為

15ns

。

參考電壓配置

TLC5540可使用外部和內部兩種參考電壓。其參考電壓配置。外

部參考電壓從REFT和REFB接入?並應滿足VREFB+1.8V≤VREF≤VDDA?

0≤VREFB≤VREFB-1.8V和1.8V≤VREFT-VREFB≤5V。模擬輸入電壓範圍為

VREFB≤VREFT。對於從零電平開始的正極性模擬輸入電壓?REFB應接模擬地

AGND。VREFT範圍為1.8V?5V。如使用外部參考電壓?則可獲得較高的精度和較

小的噪聲。

如果要簡化電路?可利用TLC5540的內部分壓電阻從模擬電源電壓VDDA取得

參考電壓。內部電壓R1、Rref和R2的標稱值分別為320Ω、270Ω和80Ω。

配置適用於模擬輸入電壓範圍+0.61V?+2.6V的情況?輸入電壓範圍

為0?+2.28V。由於R1的下端連線外部濾波電容?故R1也兼作濾波電阻。若將R1短接?則輸入電壓範圍0?+5V。

為了保證TLC5540的工作性能?系統電源應採用線性穩壓電源而不是開關電

源。VDDA和VDDD應就近與AGND和DGND連線一個0.1μF的高頻陶磁濾波電容。

其中FB1?FB3為高頻磁珠?模擬供電電源AVDD

經FB1?FB3為三部分模擬電路提供工作電流?以獲得更好的高頻去耦效果。

TLC5540的一種套用參考電路。該電路分為兩個工作狀態?採樣狀態

和讀出狀態。當主控CPU發出啟動命令後?RS觸發器U8的Q=0?電路進入採樣

工作狀態。當TLC5540的OE=0時?數據開放。同時?時鐘信號CLK通過U4和U7

分別控制存貯器U6的讀寫控制端WE和片選端CS?並將採樣數據寫入存貯器U6

的內部單元。地址計數器U5為多級可預置同步加法計數器?時鐘CLK通過多路

開關驅動U5?在採樣數據穩定後提供新的存貯地址。在整個採樣狀態下?CPU

不干預電路的工作?直至地址計數器計數溢出?高位輸出信號Q13使RS觸發器

U8翻轉?Q=1?電路進入讀出狀態。之後?TLC5540的OE=1?輸出數據被封鎖。同

時?存貯器U6的OE=0?採樣數據可從內部讀出。U6的讀出地址仍由地址計數

器U5提供?可以順序讀出或隨機讀出。順序讀出時?由多路開關U1的輸入信號

G控制?G的每一個跳變使地址增加1。隨機讀出時?由CPU地址匯流排提供的地址

數據A0?A12置入地址計數器U5?在G的一次跳變後?有效地址即出現在U5的

輸出端Q0?Q12上。存貯器數據匯流排出現相應地址內的採樣數據?以供CPU讀取。^_^

---

由於採樣狀態下的時鐘頻率可能高達40MHz?故存貯器U6、地址計數器U5以

及其它部件均應具有相應的速度和儘可能小的信號延遲?以使各部件的協同工作

滿足TLC5540及存貯器的時序要求。該電路採用標準引腳的RAM晶片?還可採用

雙連線埠RAM或FIFO存貯器?它們均有較高的運行速度?並可簡化電路設計。

6小結

由於TLC5540採用了改進的半閃結構?因而具有高速率、低功耗和低價格的

特點。可套用在數位電視、醫學圖像、視頻會議、CCD掃瞄器、高速數據變換及

QAN調製等套用方面。