SYSTEM VERILOG ASSERTIONS套用指南

《SYSTEM VERILOG ASSERTIONS套用指南》是2006年清華大學出版的圖書，作者是SRIKANTH VIJAYARAGHAVAN[美]。

基本介紹

• 書名：SYSTEM VERILOG ASSERTIONS套用指南
• ISBN：7302134413
• 出版社：清華大學
• 開本：小16開

內容簡介

本書不僅系統地介紹了SVA這種硬體驗證語言(HVL)的基本語法，而且針對不同類型的IC設計深入淺出地介紹了SVA的套用。全書共分8章，其中前面三章介紹了ABV(基於斷言的驗證)方法學、SVA的語法及用一個實例介紹了SVA的套用。後四章分別討論了SVA在各種典型設計中的套用。這些典型設計模型包括了：有限狀態機(FSM)，數據通道，存儲控制器，基於PCI局部匯流排系統和測試平台(testbench)。無論是對剛剛接觸斷言的新手還是資深設計驗證工程師，本書都是案前必備的一本參考書！

作 者：SRIKANTH VIJAYARAGHAVAN[美]

出版時間：2006-10-01

版 次：初版

包 張：平裝

目錄

"第0章基於斷言的驗證

第1章SVA介紹

1.1什麼是斷言

1.2為什麼使用SystemVerilog斷言(SVA)

1.3SystemVerilog的調度

1.4SVA術語

1.4.1並發斷言

1.4.2即時斷言

1.5建立SVA塊

1.6一個簡單的序列

1.7邊沿定義的序列

1.8邏輯關係的序列

1.9序列表達式

1.10時序關係的序列

1.11SvA中的時鐘定義

1.12禁止屬性

1.13一個簡單的執行塊

1.14蘊含操作符

1.14.1交疊蘊含

1.14.2非交疊蘊含

1.14.3後續運算元帶固定延遲的蘊含

1.14.4使用序列作為先行運算元的蘊含

1.15SvA檢驗器的時序視窗

1.15.1重疊的時序視窗

1.15.2無限的時序視窗

1.16“ended”結構

1.17使用參數的SVA檢驗器

1.18使用選擇運算符的SVA檢驗器

1.19使用true表達式的SVA檢驗器

1.20“$past”構造

1.21重複運算符

1.21.1連續重複運算符[*]

1.21.2用於序列的連續重複運算符[*]

1.21.3用於帶延遲視窗的序列的連續重複運算符[*]

1.21.4連續運算符[*]和可能性運算符

1.21.5跟隨重複運算符[->]

1.21.6非連續重複運算符[=]

1.22“and”構造

1.23“intersect”構造

1.24“or”構造

1.25“firstmatch”構造

1.26“throughout”構造

1.27“within”構造

1.28內建的系統函式

1.29“disableiff”構造

1.30使用“intersect”控制序列的長度

1.31在屬性中使用形參

1.32嵌套的蘊含

1.33在蘊含中使用if/else

1.34SVA中的多時鐘定義1.35“matched”構造

1.36“expect”構造

1.37使用局部變數的SVA

1.38在序列匹配時調用子程式

1.39將SVA與設計連線

1.40SVA與功能覆蓋

第2章SVA模擬方法論

2.1一個被驗證的實例系統

2.1.1主控設備

2.1.2中間設備

2.1.3目標設備

2.2塊級驗證

2.2.1SVA在設計塊中的套用

2.2.2仲裁器的驗證

2.213模擬中針對仲裁器的SVA檢驗

2.2.4主控設備的驗證

2.2.5模擬中針對主控設備的SVA檢驗

2.2.6膠合(Glue)的驗證

2.2.7模擬中針對膠合邏輯(gluelogic)的SVA檢驗

2.2.8目標設備的驗證

2.2.9模擬中針對目標設備的SVA檢驗

2.3系統級驗證

2.4功能覆蓋

2.4.1實例系統的覆蓋率計畫

2.4.2功能覆蓋小結

2.5用於創建事務日誌的SVA

2.6用於FPGA原型測試的SVA

2.7SVA模擬方法的小結

第3章SVA在有限狀態機中的套用

3.1設計例子――FSM1

3.1.1FSMl的功能描述

3.1.2FSMl的SVA檢驗器

3.2設計實例――FSM2

3.2.1FSM2的功能描述

3.2.2FSM2的SVA檢驗器

3.2.3有時序視窗協定的FSM2

3.3在FSM中套用SVA的小結

第4章SVA用於數據集約型(DATAINIENSVE)的設計

4.1簡單乘法器的檢驗

4.2設計實例――算術單元

4.2.1WHT算術

4.2.2WHT硬體的實現

4.2.3WHT模組的SVA檢驗器

4.3設計實例一PEG的數據通路設計

4.3.1三模組的深入探討

4.3.2用於JPEG設計的SVA檢驗器

4.3.3.IPEG模型的數據檢驗

4.4數據集約型設計的小結

第5章SVA儲存器

5.1存儲控制系統實例5.1.1CPU―AHB接口操作

5.1.2存儲控制器的操作

5.2SDRAM的驗證

5.3SRAM/FLASH的驗證

5.4DDR-SDRAM的驗證

5.5存儲器SVA的小結

第6章SVA協定接口

6.1PCI簡介

6.1.1一個PCI讀出事務的實例

6.1.2PCI寫入事務實例

6.2PCI系統實例

6.3情形1――主控DUT設備

6.4情形2――目標DUT設備

6.5情形3――系統級斷言

6.6用於標準協定的SVA小結

第7章對檢驗器的檢驗

7.1斷言驗證

7.2雙信號SVAAssenionTest

7.2.1雙信號的邏輯關係

7.2.2電平敏感邏輯關係激勵的產生

7.2.3邊沿敏感邏輯關係激勵的產生

7.2.4雙信號的時序關係

7.2.5時序關係激勵的產生

7.2.6雙信號的重複關係

7.2.7雙信號ATB環境

7.3一個PCI檢驗器的ATB實例

7.4檢驗器檢驗小結