《PET成像前端積體電路設計》是2017年電子工業出版社出版的圖書，作者是高武、高德遠、胡永才。
基本介紹
- 書名：PET成像前端積體電路設計
- 作者：高武,高德遠,胡永才
- ISBN：9787121311253
- 頁數：184
- 出版社：電子工業出版社
- 出版時間：2017-04
- 開本：16開
內容簡介,目錄,
內容簡介
本書針對正電子發射斷層成像系統的需求，系統地介紹了輻射探測器前端積體電路的電路結構和設計方法學。全書分為三部分：第一部分主要介紹正電子發射斷層成像前端讀出電路的研究進展和發展動態分析、低噪聲前端讀出電路設計技術和電流模式前端讀出電路設計技術等，第二部分主要介紹時間/數字轉換器技術綜述、低抖動延遲鎖相環設計技術和多通道大動態範圍時間/數字轉換器設計技術等；第三部分給出多通道低功耗模擬/數字轉換器的設計技術。全書最後給出對下一代正電子發射斷層成像前端積體電路的展望。本書適合積體電路設計領域的專業人員使用。
目錄
第1章 緒論 1
1.1 PET成像技術簡介 1
1.2 前端電子學 3
1.3 本書的主要內容及安排 5
參考文獻 6
第2章 PET成像前端電子學概述 10
2.1 PET探測器前端微電子學 10
2.1.1 光電轉換 10
2.1.2 信號採集 12
2.1.3 脈衝高度分析 14
2.1.4 時間鑑別 16
2.1.5 峰值探測採樣和保持 16
2.1.6 模擬/數字轉換 16
2.1.7 時間/數字轉換 17
2.2 PET前端讀出電路晶片的研究進展 18
2.2.1 國外研究進展 18
2.2.2 國內研究進展 20
2.3 PET前端讀出晶片發展動態分析 20
2.4 本章小結 21
參考文獻 22
第3章 低噪聲模擬前端積體電路設計 26
3.1 CZT探測器前端讀出ASIC研究進展 26
3.2 設計需求 27
3.3 電路描述 29
3.3.1 電荷靈敏放大器 30
3.3.2 放大器核心的結構 33
3.3.3 反饋電阻 35
3.3.4 漏電流補償 36
3.3.5 脈衝成形器 37
3.3.6 峰值保持電路 39
3.3.7 時間鑑別電路 40
3.4 噪聲最佳化 42
3.5 實驗結果及討論 45
3.5.1 輸出波形 46
3.5.2 增益和線性度 46
3.5.3 通道一致性 47
3.5.4 噪聲性能 47
3.5.5 時間移步 49
3.5.6 能譜分析 49
3.6 本章小結 51
參考文獻 52
第4章 電流模式模擬前端積體電路設計 56
4.1 設計指標和結構 56
4.1.1 設計指標 56
4.1.2 電路結構 57
4.2 電路描述 58
4.2.1 前置放大器和增益調節電路 58
4.2.2 CR-RC成形器 60
4.2.3 時間標記電路 61
4.2.4 模擬存儲器 66
4.3 實驗結果和討論 67
4.3.1 線性度測試 68
4.3.2 觸發信號的“時間移步”測試 70
4.3.3 觸發效率測試 70
4.3.4 通道間的串擾測試 71
4.3.5 噪聲和功耗測量 71
4.3.6 總體性能比較 72
4.4 本章小結 72
參考文獻 73
第5章 時間/數字轉換器技術綜述 74
5.1 TDC的概念 74
5.2 主要指標 75
5.2.1 解析度 75
5.2.2 動態範圍 75
5.2.3 線性 76
5.2.4 轉換速度 76
5.2.5 功耗 76
5.3 TDC技術 76
5.3.1 模擬TDC 76
5.3.2 數字TDC 78
5.3.3 基於延遲鎖相環（DDL）的TDC 81
5.3.4 亞皮秒的TDC 87
5.4 TDC結構的比較 91
5.5 面向PET成像套用的TDC 93
5.6 本章小結 94
參考文獻 94
第6章 低抖動多相位延遲鎖相環設計 97
6.1 延遲鎖相環技術概述 97
6.1.1 結構和工作原理 97
6.1.2 行為模型 102
6.1.3 抖動模型 102
6.1.4 電路技術 104
6.2 多相位電荷泵延遲鎖相環設計 109
6.2.1 結構設計 109
6.2.2 電路描述 110
6.2.3 原型和實驗結果 115
6.3 電荷泵延遲鎖相環最佳化設計 117
6.3.1 電壓控制延遲鏈最佳化 117
6.3.2 動態鑒相器 119
6.3.3 電荷泵電路最佳化 121
6.3.4 環濾波器電路最佳化 123
6.3.5 實驗結果 123
6.4 本章小結 124
參考文獻 124
第7章 多通道大動態範圍TDC設計 126
7.1 設計考慮 126
7.2 一款625 ps多通道粗細兩級TDC的設計 130
7.2.1 提出的結構 130
7.2.2 電路描述 132
7.2.3 實驗結果與討論 137
7.3 一款基於延遲鎖相環陣列的多通道TDC的設計 139
7.3.1 採用延遲鎖相環陣列的時間內插技術 139
7.3.2 採用延遲鎖相環陣列的TDC的實現 143
7.3.3 實驗結果及討論 146
7.4 本章小結 150
參考文獻 150
第8章 多通道低功耗ADC的設計 152
8.1 基於時間的ADC技術綜述 154
8.2 用於PET成像的基於時間的ADC設計 158
8.2.1 斜坡生成器電路 159
8.2.2 比較器電路 161
8.2.3 數字延遲鎖相環電路 164
8.2.4 格雷碼計數器電路 168
8.2.5 採樣和讀出電路 168
8.2.6 時序控制器 169
8.3 誤差分析 170
8.3.1 由斜坡生成器導致的誤差 170
8.3.2 由比較器導致的誤差 171
8.3.3 由計數器和延遲鎖相環導致的誤差 172
8.3.4 DNL模型 172
8.4 實驗結果 172
8.5 本章小結 175
參考文獻 175
第9章 下一代PET成像前端積體電路展望 178
9.1 全數字輸出的單片多通道前端讀出晶片 178
9.2 採用數字後處理算法的前端讀出晶片 180
9.3 基於多閾值採樣方法的前端讀出晶片 181
參考文獻 182
致謝 183
