misc其實是英文miscellaneous的前四個字母，雜項、混合體、大雜燴的意思。
基本介紹
- 中文名：misc
- 縮寫：miscellaneous
- 表示：雜項、混合體、大雜燴
- linux中表示：檔案或函式名
- 性質：miscellaneous的前四個字母
縮寫,linux中表示,均碼,命名規則,信息業,船公司,計算機中,
縮寫
misc其實是英文miscellaneous的前四個字母，雜項、混合體、大雜燴的意思。
linux中表示
資料夾或檔案名稱
在linux的源碼中可以看到與misc相關的檔案或函式名，使用misc來命名主要是表示該檔案目前還沒歸類好，不知道將它歸到哪個方面或者放置在哪個地方比較好，所以暫時用misc。比如在include\linux\資料夾下，有一個miscdevice.h頭檔案；在代碼裡面也會經常碰到misc前綴的變數名或者函式。
均碼
常用於NIKE等品牌服飾上表示其尺碼為均碼。
命名規則
新聞組命名規則之一
國際新聞組在命名、分類上有其約定俗成的規則。新聞組由許多特定的集中區域構成，組與組之間成樹狀結構，這些集中區域就被稱之為類別。
misc：其餘的主題。在新聞組裡，所有無法明確分類的東西都稱之為misc。
信息業
移動信息服務中心
MISC（移動信息服務中心Mobile Information Service Center），是卓望集團為了夢網計畫的順利實施為移動運營商潛心研發的首個技術支撐平台。她實現了開放價值鏈“服務提供商—〉網路運營商—〉用戶”商業模式的有效支撐與業務管理，涉及SP管理、服務管理、用戶管理、訂購管理、計費管理、統計分析等運營的諸多領域。是運營商在新的網路環境下為客戶提供數據業務服務的核心管理平台。
船公司
馬來西亞國際航運有限公司 Malaysia International Shipping Corp.
計算機中
宏指令結構技術體系
MISC（Macro Instruction Set Computer）宏指令集體系結構計算機。1985年由北京多思軟體有限公司提出並組織開發的新一代計算機CPU體系結構。1988年由張效祥院士命名。1993年繼MISC前期研究結果，由北京多思科技工業園股份公司發展64位高性能MISC通用CPU晶片，以及北京南思達科技發展有限公司發展高性能MISC安全通用CPU晶片，經十年實踐，完善了MISC技術體系。
MISC技術體系包括：
1） 可變長宏指令體系結構設計技術VLMIW (Variable Length Macro Instruction Word Architecture)
2） 顯式硬體單元控制思想設計技術EHCC（Explicitly Hardware Cell Controlling）
3） 單元級系統集成技術ESOC（Elements Level System-on-chip）
4） 常規積體電路設計技術ICKH（IC Design Know-How）
1. 可變長宏指令體系結構技術VLMIW
可變長宏指令體系結構技術揭示了一種利用超長指令控制體系，對簡單和對稱的部件結構實現靜態和動態的重新組織及對其操作關係重新定義的獨特設計，使該體系結構可根據具體套用進行重新組合，而每種組合都會使該微處理器所使用的超長指令控制體系支持的宏語言，在實質上接近人類對計算機操作行為的需求，即該微處理器實際操作運行的宏指令直接反映高級語言元素的語義、語法及語用關係，支持高級語言的高層語義操作。
1.1 宏指令加工技術IMP（Instruction Macro Processing）
排序技術 (Queuing )：指令串列與並行操作關係的處理，包括顯式、隱示和備份指令的排序。通過該指令控制排序方法及裝置，可以將數據相關或操作相關的指令成分，設計在一條排序操作的控制指令中，使串列操作連續並與其他操作並行。從而減少了指令空間的占用，即減少了對指令高速快取的需求，又減少了取指周期。
拼裝技術 (Combination)：指令並行操作關係的處理，包括攜帶指令與隱式或顯式指令的拼裝。通過該指令控制拼裝方法及裝置，可將相關的串列操作過程與並行操作的指令成分，拼裝在一條指令中，依據指令序列的要求，串列或並行的執行被拼裝的指令成分。從而簡化程式設計，可在不增加機器匯流排寬度、不增加每條指令的執行時間和解碼控制電路延時的前提下，增加操作的吞吐量。
延時技術 (Delay)：預處理後續指令，在操作時使之實現並行處理關係。包括顯式、隱示和備份指令的延時。通過該指令控制延時方法及裝置，利用指令中的空閒指令編碼段，添加後續操作的指令成分的延時編碼，使延時指令編碼在執行時，與執行時的操作指令並行。在機器匯流排寬度不變的情況下，使得超過機器匯流排寬度的編碼能夠同時參與控制。
替換技術 (Substitution)：顯式、隱示和備份指令的並行操作關係處理。通過該指令控制替換方法及其裝置，可將一個重複操作編碼在多周期操作的過程中從指令字序列中分離出來並獨立執行，可以精減指令流序列，可動態地增加指令的寬度。
1.2 混合模式暫存器體系結構RCREG（Recombinatorial Register）
1. 操作方式轉換 ：通過動態或靜態指令成分設定，可以改變暫存器的操作方式（堆疊、佇列、暫存器、存儲器操作方式選擇），支持多語法操作（前綴、中綴、後綴）；
2.體系結構置換：通過動態或靜態指令成分設定，可以改變暫存器體系結構（主副本暫存器結構、視窗暫存器結構、旋轉暫存器結構），支持繁衍暫存器堆體系操作。
3. 控制指令連結：通過宏加工將運算元連結到指令配置檔案中，實現體系結構置換操作。
1.3 三維解碼體系3RDec（3-Route Instruction Decoder）
MISC體系結構的解碼器體系是依據人類行為操作需求而設計的。
MISC體系結構解碼器的特徵：主從解碼控制方式；獨立的並行控制方式；獨立的串列控制方式；並行串列混合控制方式；
MISC體系結構解碼器存在重組和宏加工的方式，可以排序、拼裝、替換和延時，存在並行、串列、優先和等待執行方式。
MISC體系結構解碼器體系包括：主解碼器（相關控制解碼器）、從解碼器（包括獨立解碼器、三維解碼器、匯流排控制解碼器、接口解碼器等）
獨立解碼：是指對多種指令格式可以分別地並行或串列解碼的解碼器。可以主從解碼控制方式由主解碼器控制從解碼器，完成指令解碼控制。獨立解碼器可設計成相同的或不同的解碼體系，由主解碼器控制解碼器的分配。主要功能是完成多種指令格式的解碼。包括：
1. 相同解碼體系：所有的指令格式均通過該解碼體系解碼。
2. 不同解碼體系：對不同的指令格式通過相應的解碼體系解碼器解碼。
3. 主從式控制：主解碼器對指令形態所攜帶的指令格式分配相同或不同解碼體系，解碼執行。
4. 獨立並行控制：根據指令形態所攜帶的不同指令格式順序排列解碼體系，使用相同或不同解碼體系，解碼執行。特徵：顯式控制。
三維解碼器體系：是指顯式指令、隱式指令和備份指令結構可被並行解碼、串列解碼（布爾形式），共同作用；三維解碼器可在相關解碼器控制下，完成解碼，與其他獨立解碼器共同組織MISC體系的解碼體系，包括匯流排控制解碼器、存儲控制解碼器、專用IO控制解碼器、安全解碼器、循環移動流水解碼器等多解碼器裝置。其特徵：
1. 布爾操作關係：三維解碼器可實現並行（獨立）、串列（相關）或空操作（延時）功能
2. 分時操作關係：根據布爾操作關係，可建立指令流分時、約束操作功能
3.異常處理：獨立實現系統的異常處理與操作並行
4. 多配置檔案：同時對多種配置檔案解碼，並經轉換、最佳化，形成高速內部指令流
1.4 顯式、隱式、備份指令形態3IT（Explicit_Implicit_Reserve Instruction Type）
顯式指令形態是構成一個算法或操作的完整目標指令結構。
隱式指令是配合顯式指令實現一個算法或操作中的宏操作、循環操作或分支的預處理操作的指令結構。
備份指令是配合顯式和隱式指令，將算法中使用到的靜態控制的宏指令、循環程式、分支預處理程式，預先裝載，延時操作的指令結構。
靜態指令（隱式、顯式、備份） 無序排列。指令形態無序排列，備份指令由顯式或隱式指令裝載，隱式指令在執行中裝載。
備份指令延時操作：備份指令屬靜態指令，預先裝載，根據當期指令執行，驅動解碼，延時操作。
1.5宏指令靜態動態配置檔案MISDCF（Macro Instruction Static and Dynamic Configuration Format）
宏指令的靜態配置檔案在初始化時，被裝載於體系結構之中，用於標識體系結構資源與連線關係的重組。
宏指令的動態配置檔案在執行中控制體系結構操作關係，實現宏指令功能。
靜態配置檔案：是顯式硬體控制單元實現體系結構重組的初始化編碼。該編碼指示資源的占用及資源間的連線關係。
動態配置檔案：是顯式硬體控制單元實現體系結構操作重組的執行編碼。該編碼指示體系結構實現宏指令的操作。
2. 顯式硬體單元控制技術EHCC
將體系結構中資源、網路等控制成分直接面向指令宏加工體系，使之可根據套用需求和宏加工技術，實現硬體單元重構，操作方法重組，繁衍指令語義。
2.1 可重組邏輯體系結構RCA（Recombinatorial Architecture）
根據某一類算法空間的描述，可實現支持多種算法操作的體系結構設計。該設計體現了FPGA邏輯重構、DSP編程方法、ASIC執行效率的特點，在COS系統對MISC宏指令配置檔案的控制下，實現通用晶片的專用設計。
操作與資源的聚類疊加技術（三色分析）
靜動態配置：網路的連線技術；支持指令繁衍及部件復用，實現小規模電路及功能可擴展性。
可控結點編碼：指令成分與硬體單元的可控結點相對應，實現體系結構重組IP設計與集成。
2.2 靜態動態標識體系技術SDI（Static and Dynamic Identifier System）
靜態配置檔案：是顯式硬體控制單元實現體系結構重組的初始化編碼。該編碼指示資源的占用及資源間的連線關係。
動態配置檔案：是顯式硬體控制單元實現體系結構操作重組的執行編碼。該編碼指示體系結構實現宏指令的操作。
2.3 直接間接網路連線技術DICN（Direct and Indirect Connected Net）
直接型連線網路刻畫了資源與資源之間的最佳效率。
間接型連線網路刻畫了資源的最佳的面積。
部分直接部分間接連線型網路刻畫了設計的最佳化原則。
最小連線網路和全連通型最佳化設計技術刻畫了算法的適應性和可擴展性。
2.4 主副本復用控制技術MSC（Master and Slavery Controlling）
對資源（暫存器或功能部件）的復用控制技術，以減少電路面積，提高資源利用率。包括：暫存器的資源復用、數據復用、功能部件復用、多操作功能部件復用和多功能部件的控制。
2.5 體系及指令置換技術AIT（Architecture and Instruction Transformation）
置換技術可將一種體系結構或一種指令集的目標代碼轉換為另一種體系結構或指令集的目標代碼的操作。置換技術重要設計基礎是可重組邏輯。
語義置換：即資源、操作和功能的置換
語法置換：即數據連線關係及數據網路的置換
語用置換：即結構及資源的置換
語符置換：代碼和操作的置換
3. 單元級系統集成設計技術 ESOC
單元級部件（IP）系統集成（ESOC）的設計技術是可重組邏輯體系結構設計組成技術的基礎；
而可重組體系結構的設計技術中，除了COS系統內置、配置檔案內置、顯式硬體單元控制（EHCC）的設計基礎外，最重要的是使用了MISC技術體系中的ESOC（Elements System On Chip）技術。
ESOC技術在設計思想方面有三個主要表現：
1. 具有獨立功能（直接面向套用）和非獨立功能（間接面向套用）的IP部件；（相同的IP部件提供不同的性能指標）。
2. 所有IP部件均可被重組。（所有IP部件均可在功能、規格、性能三方面被套用需求任意重組）。
3. 部分IP部件在使用上可通過網路連線被復用。所有IP部件依性能指標“計時裝配”（按功能、規格的套用要求累計重組的新的IP性能指標，與體系結構中的暫存器連線）；按套用要求重組的體系結構可“變頻控制”（最大效能的控制體系結構，多時鐘控制體系）。
ESOC技術的主要特徵：
1. 所有IP部件是“細粒度”的顯式硬體單元控制（EHCC）技術設計。控制其可控結點編碼，可以實現任意功能和規格的重組設計；
2. 所有IP部件的“細粒度”顯式硬體單元控制編碼，可以由指令實施靜態編碼或動態編碼控制；實現功能復用、縮小可控結點編碼長度。
3. 所有IP部件均有“顯式”的性能指標，相同的IP部件具有不同的性能指標。可以由使用者對套用性能進行重組設計；
5. 可重組邏輯體系結構的其他配置部件（時鐘、暫存器、存儲器、IO接口等），也必須是提供“細粒度”顯式硬體單元控制的編碼。由套用需求實現功能、規格、性能的重組設計；
3.1 作業系統硬化技術COSHI（Chip Operatiing System Hardware Implementation ）
將COS程式轉化為硬體實現的邏輯，使之提高效率，減少程式規模，在動態使用中繁衍功能、重組結構靈活、方便，提高安全性。包括：
1. 原始密鑰及安全策略注入技術
2. 可重組的安全策略設計
3. 安全解碼及算法配置的控制技術
3.2外部命令與內部指令的協同控制技術EIJC（External and Internal Instruction Joint Controlling）
COS系統包括外部命令與內部程式控制兩種指令體系。程式可完成操作所實現的既定功能，外部命令可補充修改既定程式模型，提高使用的靈活性和可擴展性。包括：
1. 內部指令攜帶外部命令控制 ；
2. 內部指令與外部命令共享資源控制；
3. 內部指令與外部命令解碼控制
4. 內部指令與外部命令並行或串列操作控制；
5. 內部指令與外部命令優先和排序控制。
3.3 資源自分配技術SARO（Self-adaptable Resource Occupation）
當M個操作需求同時出現，且占用同一資源或占用不同資源時，為有效提高資源利用率，減少資源的解碼控制，使多個操作需求在同一時刻，僅有N（N<M）個操作執行時的資源自分配技術。包括：
1. 占用同一資源的等待技術
2. 占用不同資源的優先排序技術
3. 占用不同資源時控制資源的自分配技術
3.4 指令排序技術IPSA（Instruction Priority Self-Adaptability）
當單周期或多周期操作的指令連續執行時，根據資源占用情況，自動實現分配指令的串列或並行操作以及等待延時操作的技術。包括：
1. 資源占用的排序控制
2. 指令的排序控制
3. 操作的排序控制
