FPGA的人工智慧之路：基於Intel FPGA開發的入門到實踐

內容簡介

本書主要從技術基礎、開發方法和人工智慧套用三個方面介紹FPGA的開發方法，圍繞FPGA的基礎知識，Verilog硬體描述語言，FPGA在Quartus中的開發流程，FPGA的SOPC、HLS、OpenCL設計方法，FPGA在人工智慧領域的套用等方面進行闡述，使開發人員能理解FPGA的核心知茅頌凝識，掌握棗贈FPGA的開發方法和開發工具。本書包含FPGA技術基礎篇、FPGA開發方法篇和人工智慧套用篇三大板塊，總計11章，以FPGA基礎知識為切入點，通過對開發方法和設計思路的講解，幫助讀者快速掌握FPGA開發技術及FPGA在人工智慧上的套用。本書可作為FPGA和其他開發人員進行FPGA設計和套用的參考用書。

圖書目錄

第一部分 FPGA技術基礎篇

第1章 FPGA的特點及其歷史 002

1.1 無處不在的FPGA 002

1.2 創造性地解釋FPGA 003

1.2.1 珠串法 004

1.2.2 樂高積木法 004

1.3 FPGA的可定製性 005

1.4 早期的邏輯功能實現少乘淋芝 006

1.4.1 數字設計與TTL邏輯 007

1.4.2 從TTL到可程式邏輯 008

1.5 可簡單編程邏輯器件（PAL） 009

1.5.1 可程式陣列邏輯優勢 009

1.5.2 PAL編程技術 010

1.6 可程式邏輯器件（PLD） 011

1.7 複雜可程式滲船酷邏輯器件（CPLD） 012

1.7.1 普通CPLD邏輯塊的特點 012

1.7.2 CPLD的一般優勢 013

1.7.3 非易失FPGA 014

1.8 現場可程式邏輯門陣列（FPGA） 015

第2章 FPGA架構 017

2.1 FPGA全晶片架構 017

2.2 FPGA邏輯陣列模組 018

2.2.1 查找表（LUT） 019

2.2.2 可程式暫存器 019

2.2.3 LABs和LE：更進一步辨狼頸的觀察 022

2.2.4 自適應邏輯模組（ALM） 023

2.3 FPGA嵌入式存儲 024

2.3.1 存儲資源的利用 024

2.3.2 M9K資源介紹 025

2.4 時鐘網路 027

2.4.1 FPGA時鐘架構 027

2.4.2 PLL（鎖相環） 028

2.5 DSP模組 028

2.6 FPGA布線束頌遙 029

2.7 FPGA編程資源 030

2.8 FPGA I/O元件 031

2.8.1 典型的I/O元件邏輯 031

2.8.2 高速收發器 032

2.9 英特爾FPGA SoC 033

第3章 Verilog HDL 035

3.1 Verilog HDL概述 035

3.1.1 Verilog HDL的介紹 035

3.1.2 Verilog HDL的發展歷史 036

3.1.3 Verilog HDL的相關術語 037

3.1.4 Verilog HDL的開發流程 038

3.2 Verilog HDL基礎知識 040

3.2.1 程式結構 040

3.2.2 程式實例 041

3.2.3 數據類型 041

3.2.4 模組例化 043

3.2.5 運算符 044

3.3 Verilog HDL的基本語法 048

3.3.1 if-else語句 048

3.3.2 case語句 049

3.3.3 for循環 050

3.3.4 Verilog HDL常用關鍵字彙總 050

3.4 Verilog HDL高級知識充頁拘悼點 051

3.4.1 阻塞與非阻塞的區別 051

3.4.2 assign語句和always語句的區別 054

3.4.3 鎖存器與暫存器的區別 054

3.4.4 狀態機 055

3.5 Verilog HDL開發實例篇 059

3.5.1 漢明碼編碼器 059

3.5.2 數碼管解碼器 063

3.5.3 雙向移位暫存器 066

3.5.4 冒泡排序 069

第4章 Quartus Prime基本開發流程 081

4.1 Quartus Prime軟體介紹 081

4.1.1 英特爾FPGA軟體與硬體簡介 081

4.1.2 Quartus Prime標準版設計軟體簡介 083

4.1.3 Quartus Prime主視窗界面 085

4.1.4 Quartus Prime默認操作環境 085

4.1.5 Quartus Prime主工具列 086

4.1.6 Quartus Prime內置幫助系統 087

4.1.7 Quartus Prime可分離的視窗 088

4.1.8 Quartus Prime任務視窗 088

4.1.9 Quartus Prime自定義任務流程 090

4.2 Quartus Prime開發流程 091

4.2.1 典型的FPGA開發流程 091

4.2.2 創建Quartus Prime工程 094

4.2.3 設計輸入 100

4.2.4 編譯 106

4.2.5 分配管腳 111

4.2.6 仿真 112

4.2.7 器件配置 113

4.3 實驗指導 116

4.3.1 流水燈實驗 116

4.3.2 按鍵實驗 128

4.3.3 PLL實驗 136

第二部分 PGA開發方法篇

第5章 FPGA設計工具 145

5.1 編譯報告 145

5.1.1 源檔案讀取報告 147

5.1.2 資源使用報告 147

5.1.3 動態綜合報告 149

5.2 網表查看工具 149

5.2.1 RTL Viewer 149

5.2.2 Technology Map Viewer 150

5.2.3 State Machine Viewer 152

5.3 物理約束 153

5.3.1 物理約束設計 153

5.3.2 Assignment Editor 154

5.3.3 QSF檔案設定 156

5.4 時序分析工具 158

5.4.1 TimeQuest Timing Analyzer的GUI圖形互動界面 158

5.4.2 任務窗格（Tasks） 159

5.4.3 創建時序資料庫（Netlist Setup） 159

5.4.4 常用的約束報告 160

5.4.5 報告窗格（Report Pane） 161

5.4.6 時序異常（Exceptions） 162

5.4.7 關於SDC的最後說明 164

5.5 功耗分析工具 164

5.5.1 功耗和熱考慮因素 164

5.5.2 功耗分析工具比較 165

5.5.3 EPE電子表格 165

5.5.4 Power Analyzer 166

5.6 片上調試工具 167

5.6.1 Quartus Prime軟體中的片上調試工具 167

5.6.2 Signal Probe Pin（信號探針） 168

5.6.3 SignalTap Ⅱ嵌入式邏輯分析儀 170

第6章基於英特爾FPGA的SOPC開發 175

6.1 SOPC技術簡介 175

6.2 IP核與Nios處理器 176

6.2.1 基於IP硬核的SOPC 176

6.2.2 基於IP軟核的SOPC 177

6.3 構建SOPC系統 178

6.3.1 Platform Designer 178

6.3.2 SOPC設計工具 180

6.4 SOPC開發實戰 181

6.4.1 SOPC系統設計 181

6.4.2 SOPC硬體設計 182

6.4.3 SOPC軟體設計 199

FPGA的人工智慧之路：基於Intel FPGA開發的入門到實踐

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條