《Cadence完全學習手冊》是2010年01月化學工業出版社出版的圖書，作者是蘭吉昌。
基本介紹
- 書名：Cadence完全學習手冊
- 作者：蘭吉昌
- ISBN： 9787122065827
- 定價：56.00 元
- 出版社： 化學工業出版社
- 出版時間： 2010年01月
- 開本：16開
內容簡介,圖書目錄,
內容簡介
《Cadence完全學習手冊》分原理篇、元件篇、PCB篇和仿真篇四大部分內容介紹，帶領讀者從入門到精通，一步一步掌握Cadence設計基礎、設計方法以及設計技巧。
《Cadence完全學習手冊》內容簡介：Cadence軟體平台涵蓋了電子設計的整個流程，包括系統級設計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設計，全定製積體電路設計，IC物理驗證，PCB設計和硬體仿真建模等。《Cadence完全學習手冊》豐富的內容和實例將帶給讀者全方位的學習指導，使讀者邊學邊做，用最短的時間理解Cadence設計精髓。
《Cadence完全學習手冊》針對Cadence的國中級讀者，書中仿真和庫使用的部分內容，對高級讀者也有參考價值。
《Cadence完全學習手冊》配有虛擬光碟。
圖書目錄
第1篇 原理篇
第1章 初識Cadence 16.2
1.1 Cadence SPB16.2簡介
1.2 Cadence SPB16.2軟體的安裝
1.2.1 Cadence SPB16.2的運行環境
1.2.2 Cadence SPB16.2的安裝過程
第2章 Cadence的原理圖設計工作平台
2.1 Design Entry HDL原理圖工作平台
2.1.1 Design Entry HDL的特性
2.1.2 進入Design Entry HDL用戶界面
2.1.3 Design Entry HDL用戶界面的介紹
2.2 Design Entry CIS原理圖工作平台
2.2.1 功能模組介紹
2.2.2 Design Entry CIS用戶界面
第3章 原理圖的創建和元件的相關操作
3.1 原理圖設計規範
3.1.1 一般的規則和要求
3.1.2 信號的完整性及電磁兼容性考慮
3.1.3 PCB完成後原理圖與PCB的對應
3.2 原理圖中的基本名詞術語
3.2.1 在電路設計中常用的名詞術語
3.2.2 與電路圖組成元素相關的名詞術語
3.3 新項目的建立
3.3.1 原理圖的工作環境設定
3.3.2 圖紙參數設定
3.3.3 顏色設定
3.3.4 格點屬性設定
3.3.5 雜項的設定
3.4 圖紙設計信息的設定
3.4.1 字型設定
3.4.2 標題欄設定
3.4.3 頁面設定
3.4.4 格點參數設定
3.4.5 層次圖參數設定
3.4.6 SDT兼容性設定
3.5 列印屬性的設定
3.6 元件的添加
3.6.1 元件庫的放置
3.6.2 放置基本元件
3.7 元件的操作
3.7.1 元件的複製和刪除
3.7.2 元件位置和名稱的調整
3.7.3 元件屬性的編輯
3.8 電源和接地符號的放置
3.8.1 電源符號
3.8.2 接地符號
3.8.3 電源和接地符號的放置
第4章 設計原理圖和繪製原理圖
4.1 平坦式電路圖設計
4.2 層次式電路圖設計
4.2.1 層次式電路設計的技術特點
4.2.2 層次式電路分類
4.3 模組的創建
4.3.1 簡單層次式電路的模組創建
4.3.2 複合層次式電路的模組創建
4.4 繪製原理圖的工具和步驟
4.4.1 新建原理圖頁
4.4.2 改變原理圖頁面大小
4.4.3 編輯原理圖
4.5 原理圖走線
4.5.1 原理圖中的導線的連線
4.5.2 原理圖中的匯流排的連線
4.5.3 網路標誌和網路標號
4.6 添加輸入/輸出連線埠和標題欄設定
4.6.1 添加輸入/輸出連線埠
4.6.2 標題欄設定
4.7 添加文本和圖像
4.7.1 添加文本
4.7.2 添加圖像
第5章 原理圖到PCB圖的處理
5.1 從原理圖到PCB圖的信號屬性分配
5.1.1 為網路分配PROPAGATION_DELAY屬性
5.1.2 為網路分配RELATIVE_PROPAGATION_DELAY屬性
5.1.3 為網路分配RATSNEST_SCHEDULE屬性
5.1.4 輸出新增屬性
5.2 建立差分對
5.2.1 手動建立差分對
5.2.2 自動建立差分對
5.3 設計規則的檢查
5.4 生成網路表和元件清單
5.4.1 生成網路表
5.4.2 生成元件清單
5.5 從原理圖到PCB圖的實現
第2篇 元件篇
第6章 創建平面元件
6.1 Library Explorer的界面簡介
6.1.1 進入Library Explorer
6.1.2 Library Explorer的界面簡介
6.1.3 創建新庫
6.2 平面元件的創建
6.2.1 建立新元件
6.2.2 元件編輯器的組成與設定
6.2.3 創建封裝
6.2.4 創建引腳
第7章 創建PCB零件封裝
7.1 封裝類型與符號
7.2 Allegro Package封裝編輯器的介紹
7.2.1 進入Allegro Package封裝編輯器
7.2.2 Allegro Package工作界面
7.3 使用嚮導建立封裝零件
7.4 手動建立零件封裝
第3篇 PCB篇
第8章 PCB設計與Allegro
8.1 PCB設計流程
8.2 Allegro界面介紹
8.3 Allegro環境的設定
8.3.1 繪圖參數的設定
8.3.2 文本屬性的設定
8.3.3 顯示屬性的設定
8.3.4 格點的設定
8.3.5 子集選項的設定
8.3.6 盲孔和埋孔的設定
8.3.7 設定列印功能
8.3.8 自動保存功能的設定
8.4 視窗控制的編輯
8.4.1 畫面控制
8.4.2 使用Strokes
8.4.3 快捷鍵設定
8.4.4 運行腳本和定義
8.4.5 顯示信息
第9章 焊盤的建立
9.1 焊盤的基本概念
9.2 焊盤編輯器Pad Designer簡介
9.3 焊盤的命名規則
9.4 通過孔引腳建立焊盤的製作
9.4.1 建立熱風焊盤
9.4.2 正方形有鑽孔焊盤建立方法
9.4.3 圓形有鑽孔焊盤建立方法
9.4.4 橢圓形有鑽孔焊盤建立方法
9.5 貼片焊盤的製作
9.6 盲/埋孔焊盤的製作
9.6.1 製作盲孔
9.6.2 製作埋孔
第10章 電路板的建立與設計規則的設定
10.1 建立電路板
10.1.1 手動建立電路板
10.1.2 使用嚮導建立電路板
10.1.3 導入網路表
10.2 設定設計規則
10.2.1 約束管理器
10.2.2 設定間距規則
10.2.3 設定物理規則
10.2.4 其他規則設定
10.3 設定元件屬性
10.3.1 添加元件屬性
10.3.2 添加網路屬性
10.3.3 添加FIXED屬性和ROOM屬性
10.3.4 屬性和元素的顯示
10.3.5 刪除屬性
第11章 布局和布線
11.1 布局
11.1.1 電路板的規劃
11.1.2 元件的手工擺放 207
11.1.3 元件的快速擺放 209
11.2 布線 211
11.2.1 布線的基本原則 212
11.2.2 布線格點的設定 212
11.2.3 手動布線 213
11.2.4 扇出 216
11.2.5 群組布線 218
11.2.6 自動布線 219
第12章 覆銅 228
12.1 基本概念 228
12.2 為平面層繪製覆銅區域 231
12.2.1 顯示平面層 231
12.2.2 為VCC層建立Shape 231
12.2.3 為GND層建立Shape 232
12.3 分割平面 233
12.3.1 使用Anti Etch方法分割平面 233
12.3.2 使用添加多邊形的方法進行分割平面 235
第13章 Allegro PCB的後處理 241
13.1 設計的可裝配性檢查 241
13.1.1 約束的定義 241
13.1.2 檢查元件間距 242
13.1.3 元件檢查 242
13.1.4 焊盤的跨距軸向檢查 243
13.1.5 檢查並報告 243
13.1.6 檢查設計中存在的過孔 244
13.1.7 檢查測試點 244
13.2 測試點的生成 245
13.2.1 自動加入測試點 245
13.2.2 建立測試夾具鑽孔檔案 247
13.2.3 修改測試點 247
13.3 元件標號重命名 249
13.3.1 自動重命名元件標號 249
13.3.2 手動重命名元件標號 250
13.4 文字的調整 251
13.4.1 修改文字面字型的大小 251
13.4.2 改變文字的位置和角度 251
13.4.3 回注 252
13.5 標註尺寸 253
13.5.1 顯示設計細節 254
13.5.2 Allegro尺寸標註的參數設定 254
13.5.3 各種尺寸的標註命令 255
13.6 絲印層調整 256
13.7 製造數據的輸出 257
13.7.1 底片參數設定 257
13.7.2 Aperture檔案設定 257
13.7.3 底片檔案產生 258
13.8 鑽孔數據 258
13.8.1 顏色與視性設定 258
13.8.2 鑽孔檔案參數設定及鑽孔圖的生成 259
13.9 生成元件清單 260
第14章 Allegro其他的高級功能 261
14.1 元件封裝符號的更新 261
14.2 技術檔案的處理 261
14.2.1 輸出技術檔案 262
14.2.2 輸入技術檔案到新設計中 262
14.3 模組的設計重用 263
14.4 env檔案的修改操作 268
第4篇 仿真篇
第15章 仿真前的預處理 270
15.1 IBIS模型 270
15.1.1 解析的IBIS檔案結果 270
15.1.2 在Model Integrity中仿真IOCell模型 271
15.1.3 使用IBIS to DML轉換器 273
15.1.4 使用Espice to Spice轉換器 275
15.2 預布局 279
15.3 電路板的設定 280
15.3.1 設定疊層 280
15.3.2 直流電壓值的設定 281
15.3.3 元件設定 282
15.3.4 SI模型分配 283
15.3.5 SI檢查 284
15.4 基本的PCB SI功能 286
15.4.1 顯示內容的設定 286
15.4.2 網路飛線顯示操作 286
15.4.3 確定D2網路的元件 287
15.4.4 在板框內擺放元件 288
第16章 約束驅動布局 290
16.1 提取和仿真預布局拓撲 290
16.1.1 設定預布局拓撲提取 290
16.1.2 提取分析預布局拓撲 291
16.1.3 反射仿真 294
16.1.4 對反射仿真進行測量 297
16.2 約束的設定和添加 299
16.2.1 掃描運行參數 299
16.2.2 為拓撲添加約束 301
16.2.3 對拓撲約束進行分析 304
16.3 模板套用和約束驅動布局 304
16.3.1 建立串擾仿真拓撲 304
16.3.2 串擾仿真 312
16.3.3 電氣約束規則的套用 314
第17章 Cadence綜合套用實例 316
17.1 Design Entry CIS軟體中的原理圖設計 316
17.1.1 建立項目 316
17.1.2 繪製原理圖 316
17.1.3 完善原理圖 318
17.2 建立PCB電路板圖 320
17.2.1 建立PCB電路板 320
17.2.2 原理圖到PCB板圖的實現 321
17.2.3 PCB板圖的布局 321
17.2.4 在PCB板圖上擺放元件 321
17.2.5 布線 322
17.2.6 生成元件清單 323
17.3 電路仿真 323
參考文獻 326
11.1.3 元件的快速擺放 209
11.2 布線 211
11.2.1 布線的基本原則 212
11.2.2 布線格點的設定 212
11.2.3 手動布線 213
11.2.4 扇出 216
11.2.5 群組布線 218
11.2.6 自動布線 219
第12章 覆銅 228
12.1 基本概念 228
12.2 為平面層繪製覆銅區域 231
12.2.1 顯示平面層 231
12.2.2 為VCC層建立Shape 231
12.2.3 為GND層建立Shape 232
12.3 分割平面 233
12.3.1 使用Anti Etch方法分割平面 233
12.3.2 使用添加多邊形的方法進行分割平面 235
第13章 Allegro PCB的後處理 241
13.1 設計的可裝配性檢查 241
13.1.1 約束的定義 241
13.1.2 檢查元件間距 242
13.1.3 元件檢查 242
13.1.4 焊盤的跨距軸向檢查 243
13.1.5 檢查並報告 243
13.1.6 檢查設計中存在的過孔 244
13.1.7 檢查測試點 244
13.2 測試點的生成 245
13.2.1 自動加入測試點 245
13.2.2 建立測試夾具鑽孔檔案 247
13.2.3 修改測試點 247
13.3 元件標號重命名 249
13.3.1 自動重命名元件標號 249
13.3.2 手動重命名元件標號 250
13.4 文字的調整 251
13.4.1 修改文字面字型的大小 251
13.4.2 改變文字的位置和角度 251
13.4.3 回注 252
13.5 標註尺寸 253
13.5.1 顯示設計細節 254
13.5.2 Allegro尺寸標註的參數設定 254
13.5.3 各種尺寸的標註命令 255
13.6 絲印層調整 256
13.7 製造數據的輸出 257
13.7.1 底片參數設定 257
13.7.2 Aperture檔案設定 257
13.7.3 底片檔案產生 258
13.8 鑽孔數據 258
13.8.1 顏色與視性設定 258
13.8.2 鑽孔檔案參數設定及鑽孔圖的生成 259
13.9 生成元件清單 260
第14章 Allegro其他的高級功能 261
14.1 元件封裝符號的更新 261
14.2 技術檔案的處理 261
14.2.1 輸出技術檔案 262
14.2.2 輸入技術檔案到新設計中 262
14.3 模組的設計重用 263
14.4 env檔案的修改操作 268
第4篇 仿真篇
第15章 仿真前的預處理 270
15.1 IBIS模型 270
15.1.1 解析的IBIS檔案結果 270
15.1.2 在Model Integrity中仿真IOCell模型 271
15.1.3 使用IBIS to DML轉換器 273
15.1.4 使用Espice to Spice轉換器 275
15.2 預布局 279
15.3 電路板的設定 280
15.3.1 設定疊層 280
15.3.2 直流電壓值的設定 281
15.3.3 元件設定 282
15.3.4 SI模型分配 283
15.3.5 SI檢查 284
15.4 基本的PCB SI功能 286
15.4.1 顯示內容的設定 286
15.4.2 網路飛線顯示操作 286
15.4.3 確定D2網路的元件 287
15.4.4 在板框內擺放元件 288
第16章 約束驅動布局 290
16.1 提取和仿真預布局拓撲 290
16.1.1 設定預布局拓撲提取 290
16.1.2 提取分析預布局拓撲 291
16.1.3 反射仿真 294
16.1.4 對反射仿真進行測量 297
16.2 約束的設定和添加 299
16.2.1 掃描運行參數 299
16.2.2 為拓撲添加約束 301
16.2.3 對拓撲約束進行分析 304
16.3 模板套用和約束驅動布局 304
16.3.1 建立串擾仿真拓撲 304
16.3.2 串擾仿真 312
16.3.3 電氣約束規則的套用 314
第17章 Cadence綜合套用實例 316
17.1 Design Entry CIS軟體中的原理圖設計 316
17.1.1 建立項目 316
17.1.2 繪製原理圖 316
17.1.3 完善原理圖 318
17.2 建立PCB電路板圖 320
17.2.1 建立PCB電路板 320
17.2.2 原理圖到PCB板圖的實現 321
17.2.3 PCB板圖的布局 321
17.2.4 在PCB板圖上擺放元件 321
17.2.5 布線 322
17.2.6 生成元件清單 323
17.3 電路仿真 323
參考文獻 326
