《CMOS積體電路設計手冊》討論了CMOS電路設計的工藝、設計流程、EDA工具手段以及數字、模擬積體電路設計，並給出了一些相關設計實例，內容介紹由淺入深。該著作涵蓋了從模型到器件，從電路到系統的全面內容，是一本權威、綜合的CMOS電路設計的工具書及參考書。 《CMOS積體電路設計手冊》英文原版書是作者近30年教學、科研經驗的結晶，是CMOS積體電路設計領域的一本力作。《CMOS積體電路設計手冊》已經過兩次修訂，目前為第3版，內容較第2版有了改進，補充了CMOS電路設計領域的一些新知識，使得本書較前一版內容更加詳實。 為了方便讀者有選擇性地學習，此次將《CMOS積體電路設計手冊》分成3冊出版，分別為基礎篇、數字電路篇和模擬電路篇。此冊為數字電路篇，主要涵蓋了數字電路設計以及高級數字電路設計的內容。《CMOS積體電路設計手冊》作為一個單獨的分冊出版，有利於讀者更集中地學習CMOS數字積體電路設計的相關內容，與本書的其他兩冊(基礎篇與模擬電路篇)相輔相成，可以作為CMOS電路設計基礎知識的延伸，不僅有組合邏輯電路、時序電路等基本數字積體電路知識，也涵蓋了大規模積體電路、存儲器電路、感測器電路、數字鎖相環等高級數字積體電路設計的相關內容。無論從知識的深度、廣度上都能滿足CMOS數字設計工程師、相關科研人員以及學生學習這方面知識的需要。
基本介紹
- 書名：CMOS積體電路設計手冊:數字電路篇
- 作者：貝克 (R.Jacob Baker)
- 類型：科技
- 出版日期：2014年2月1日
- 語種：簡體中文
- ISBN：9787115337733
- 外文名：CMOS Circuit Design,Layout,and Simulation,3rd Edition
- 譯者：朱萬經
- 出版社：人民郵電出版社
- 頁數：280頁
- 開本：16
基本介紹,內容簡介,作者簡介,圖書目錄,
基本介紹
內容簡介
CMOS積體電路設計手冊(第3版·數字電路篇)榮獲美國工程教育協會獎
作為CMOS積體電路設計領域的權威書籍，有著以下的優點
1. 專門討論了CMOS數字積體電路的設計，涵蓋了數字積體電路設計基礎以及高級數字積體電路設計的內容。
2. 詳細討論了CMOS邏輯電路、時序電路設計的要點以及常用數字電路功能模組的設計，並有相應的大規模積體電路設計實例，這在同系列書中是較為罕見的。
3. 理論知識與實際設計並重，不僅適用於研究人員、高校師生，也可以作為CMOS數字積體電路設計工程師的主要參考書。
4. 介紹了高級CMOS數字設計的相關內容，涵蓋了存儲器電路、 調製感測、專用CMOS電路以及數字鎖相環等。內容翔實，有一定的理論深度，也有著較高的工程實踐借鑑意義。
作為CMOS積體電路設計領域的權威書籍，有著以下的優點
1. 專門討論了CMOS數字積體電路的設計，涵蓋了數字積體電路設計基礎以及高級數字積體電路設計的內容。
2. 詳細討論了CMOS邏輯電路、時序電路設計的要點以及常用數字電路功能模組的設計，並有相應的大規模積體電路設計實例，這在同系列書中是較為罕見的。
3. 理論知識與實際設計並重，不僅適用於研究人員、高校師生，也可以作為CMOS數字積體電路設計工程師的主要參考書。
4. 介紹了高級CMOS數字設計的相關內容，涵蓋了存儲器電路、 調製感測、專用CMOS電路以及數字鎖相環等。內容翔實，有一定的理論深度，也有著較高的工程實踐借鑑意義。
作者簡介
R. Jacob (Jake) Baker是一位工程師、教育家以及發明家。他有超過20年的工程經驗並在積體電路設計領域擁有超過200項的專利（包括正在申請中的）。Jake也是多本電路設計圖書的作者。
圖書目錄
第1章 反相器 1
1.1 直流特性 1
1.2 開關特性 5
1.3 反相器的版圖 10
1.4 驅動大容性負載的反相器尺寸 12
1.5 其他類型反相器 17
第2章 靜態邏輯門 21
2.1 與非門及或非門的直流特性 21
2.1.1 與非門的直流特性 21
2.1.2 或非門的直流特性 24
2.2 或非門和與非門的版圖設計 25
2.3 開關特性 26
2.3.1 與非門 28
2.3.2 輸入的數目 31
2.4 複雜的CMOS邏輯門 32
第3章 鐘控電路 43
3.1 CMOS傳輸門 43
3.2 傳輸門的套用 46
3.3 鎖存器和觸發器 48
3.4 實例 56
第4章 動態邏輯門 63
4.1 動態邏輯基礎 63
4.1.1 電荷泄漏 63
4.1.2 動態電路仿真 66
4.1.3 不交迭時鐘的產生 67
4.1.4 動態電路中的CMOS TG 68
4.2 鐘控CMOS邏輯 69
第5章 VLSI版圖設計實例 77
5.1 晶片版圖 77
5.2 版圖設計流程 87
第6章 存儲器電路 97
6.1 陣列結構 98
6.1.1 存儲單元存取基礎 98
6.1.2 摺疊陣列 105
6.1.3 晶片組織結構 110
6.2 外圍電路 111
6.2.1 讀出放大器設計 111
6.2.2 行 列解碼器 120
6.2.3 行驅動器 125
6.3 存儲單元 126
6.3.1 SRAM單元 127
6.3.2 唯讀存儲器 128
6.3.3 浮柵存儲器 129
第7章 調製感測 147
7.1 定性討論 147
7.1.1 調製實例 148
7.1.2 在快閃記憶體中採用調製進行感測 151
7.2 感測阻性存儲器 161
7.3 感測CMOS成像器 168
第8章 專用CMOS電路 187
8.1 施密特觸發器 187
8.1.1 施密特觸發器的設計 188
8.1.2 施密特觸發器的套用 190
8.2 多諧振盪器 192
8.2.1 單穩態多諧振盪器 193
8.2.2 非穩態多諧振盪器 194
8.3 輸入緩衝器 195
8.3.1 基本電路 195
8.3.2 差分電路 198
8.3.3 直流參考源 202
8.3.4 降低緩衝器的輸入阻抗 204
8.4 電荷泵（電壓產生電路） 206
8.4.1 提高輸出電壓 208
8.4.2 產生更高的電壓：迪克森電荷泵 208
8.4.3 實例 211
第9章 數字鎖相環 215
9.1 鑒相器 216
9.1.1 異或鑒相器 216
9.1.2 鑒頻鑒相器 221
9.2 壓控振盪器 224
9.2.1 電流匱乏型壓控振盪器 225
9.2.2 源耦合壓控振盪器 229
9.3 環路濾波器 231
9.3.1 異或數字鎖相環 231
9.3.2 鑒頻鑒相器數字鎖相環 238
9.4 系統考量 246
9.5 延遲鎖定環路 256
9.6 實例 260
9.6.1 一個2GHz的延遲鎖定環路 260
9.6.21Gbit/s的時鐘恢復電路 266
附錄 277
1.1 直流特性 1
1.2 開關特性 5
1.3 反相器的版圖 10
1.4 驅動大容性負載的反相器尺寸 12
1.5 其他類型反相器 17
第2章 靜態邏輯門 21
2.1 與非門及或非門的直流特性 21
2.1.1 與非門的直流特性 21
2.1.2 或非門的直流特性 24
2.2 或非門和與非門的版圖設計 25
2.3 開關特性 26
2.3.1 與非門 28
2.3.2 輸入的數目 31
2.4 複雜的CMOS邏輯門 32
第3章 鐘控電路 43
3.1 CMOS傳輸門 43
3.2 傳輸門的套用 46
3.3 鎖存器和觸發器 48
3.4 實例 56
第4章 動態邏輯門 63
4.1 動態邏輯基礎 63
4.1.1 電荷泄漏 63
4.1.2 動態電路仿真 66
4.1.3 不交迭時鐘的產生 67
4.1.4 動態電路中的CMOS TG 68
4.2 鐘控CMOS邏輯 69
第5章 VLSI版圖設計實例 77
5.1 晶片版圖 77
5.2 版圖設計流程 87
第6章 存儲器電路 97
6.1 陣列結構 98
6.1.1 存儲單元存取基礎 98
6.1.2 摺疊陣列 105
6.1.3 晶片組織結構 110
6.2 外圍電路 111
6.2.1 讀出放大器設計 111
6.2.2 行 列解碼器 120
6.2.3 行驅動器 125
6.3 存儲單元 126
6.3.1 SRAM單元 127
6.3.2 唯讀存儲器 128
6.3.3 浮柵存儲器 129
第7章 調製感測 147
7.1 定性討論 147
7.1.1 調製實例 148
7.1.2 在快閃記憶體中採用調製進行感測 151
7.2 感測阻性存儲器 161
7.3 感測CMOS成像器 168
第8章 專用CMOS電路 187
8.1 施密特觸發器 187
8.1.1 施密特觸發器的設計 188
8.1.2 施密特觸發器的套用 190
8.2 多諧振盪器 192
8.2.1 單穩態多諧振盪器 193
8.2.2 非穩態多諧振盪器 194
8.3 輸入緩衝器 195
8.3.1 基本電路 195
8.3.2 差分電路 198
8.3.3 直流參考源 202
8.3.4 降低緩衝器的輸入阻抗 204
8.4 電荷泵（電壓產生電路） 206
8.4.1 提高輸出電壓 208
8.4.2 產生更高的電壓：迪克森電荷泵 208
8.4.3 實例 211
第9章 數字鎖相環 215
9.1 鑒相器 216
9.1.1 異或鑒相器 216
9.1.2 鑒頻鑒相器 221
9.2 壓控振盪器 224
9.2.1 電流匱乏型壓控振盪器 225
9.2.2 源耦合壓控振盪器 229
9.3 環路濾波器 231
9.3.1 異或數字鎖相環 231
9.3.2 鑒頻鑒相器數字鎖相環 238
9.4 系統考量 246
9.5 延遲鎖定環路 256
9.6 實例 260
9.6.1 一個2GHz的延遲鎖定環路 260
9.6.21Gbit/s的時鐘恢復電路 266
附錄 277
