《AMD FPGA設計最佳化寶典：面向Vivado/VHDL》是2023年電子工業出版社出版的圖書，作者是高亞軍。
基本介紹
- 中文名：AMD FPGA設計最佳化寶典：面向Vivado/VHDL
- 作者：高亞軍
- 出版社：電子工業出版社
- 出版時間：2023年3月1日
- ISBN：9787121450983
內容簡介,圖書目錄,
內容簡介
本書以Xilinx公司（目前已被AMD公司收購）的7系列FPGA、UltraScale/UltraScale+ FPGA和Versal ACAP內部架構為基礎，介紹與之匹配的RTL代碼的風格（採用VHDL語言）和基於Vivado的設計分析方法。全書共10章，包括時鐘網路、組合邏輯、觸發器、移位暫存器、存儲器、乘加運算單元和狀態機的代碼風格和最佳化方法，也包含扇出和布線擁塞的最佳化方法。本書可供電子工程領域的本科生和研究生學習參考，也可供FPGA工程師和自學者參考使用。
圖書目錄
第1章 FPGA技術分析 1
1.1 晶片架構的演變 1
1.2 設計方法的演變 15
1.3 面臨的挑戰 20
1.4 四大基本原則 22
1.4.1 硬體原則 23
1.4.2 同步原則 24
1.4.3 流水原則 25
1.4.4 面積與速度的平衡與互換原則 27
1.5 性能指標 29
1.6 思考空間 31
第2章 最佳化時鐘網路 32
2.1 時鐘資源 32
2.1.1 7系列FPGA中的時鐘資源 32
2.1.2 UlatraScale/UltraScale+ FPGA中的時鐘資源 42
2.1.3 Versal ACAP中的時鐘資源 47
2.2 時鐘偏移 52
2.3 時鐘抖動 64
2.4 安全的時鐘啟動方式 71
2.5 時鐘規劃 75
2.6 創建輸出時鐘 79
2.7 思考空間 80
第3章 最佳化組合邏輯 81
3.1 組合邏輯資源 81
3.2 解碼器與編碼器 82
3.2.1 解碼器代碼風格 82
3.2.2 編碼器代碼風格 93
3.3 多路復用器與多路解復用器 104
3.3.1 多路復用器代碼風格 104
3.3.2 多路解復用器代碼風格 117
3.4 加法器與累加器 119
3.4.1 加法器代碼風格 119
3.4.2 累加器代碼風格 134
3.5 其他組合邏輯電路 149
3.5.1 移位器代碼風格 149
3.5.2 比較器代碼風格 153
3.5.3 奇偶校驗電路代碼風格 166
3.5.4 二進制碼與格雷碼互轉電路代碼風格 167
3.6 避免組合邏輯環路 170
3.7 思考空間 171
第4章 最佳化觸發器 172
4.1 觸發器資源 172
4.1.1 7系列FPGA中的觸發器資源 172
4.1.2 UltraScale/UltraScale+ FPGA中的觸發器資源 174
4.1.3 Versal ACAP中的觸發器資源 175
4.2 建立時間和保持時間 179
4.3 亞穩態 181
4.4 控制集 184
4.5 復位信號的代碼風格 189
4.5.1 異步復位還是同步復位 189
4.5.2 全局復位還是局部復位 192
4.5.3 是否需要上電復位 195
4.6 同步邊沿檢測電路代碼風格 199
4.7 串並互轉電路代碼風格 201
4.8 避免意外生成的鎖存器 206
4.9 思考空間 209
第5章 最佳化移位暫存器 211
5.1 移位暫存器資源 211
5.1.1 7系列FPGA中的移位暫存器資源 211
5.1.2 UltraScale/UltraScale+ FPGA中的移位暫存器資源 212
5.1.3 Versal ACAP中的移位暫存器資源 212
5.2 移位暫存器的代碼風格 216
5.3 移位暫存器的套用場景 227
5.4 管理時序路徑上的移位暫存器 228
5.5 思考空間 232
