在高階合成中，暫存器轉移級或門級電路由具有高階抽象的行為性描述(如算法)的電路合成。
基本介紹
- 中文名：高階合成
- 外文名：High level synthesis
- 套用學科：通信科技
高階合成方法,時鐘安排步驟,高階合成裝置,
高階合成方法
高階合成方法最好具有:CDFG生成步驟、CDFG安排步驟、分配步驟、時鐘安排步驟、重新定時步驟。
在CDFG生成步驟中，把動作電平記錄電路變換為控制數據流圖。
在分配步驟中，對於由CDFG安排步驟安排的控制數據流圖，分配硬體。
在時鐘安排步驟中，調整對於由分配步驟分配的各暫存器的時鐘定時，使時鐘周期變小。當由時鐘安排步驟得到的時鐘周期比所希望的時鐘周期小時，結束處理。
在重新定時步驟中，當由時鐘安排步驟得到的時鐘周期比所希望的時鐘周期大時，變更對於由分配步驟分配了硬體的控制數據流圖的暫存器的分配。
當重新定時步驟的結果是改善了時鐘周期時，回到時鐘安排步驟。
時鐘安排步驟
時鐘安排步驟最好包含:時鐘PD積推定步驟、電路PD積推定步驟、選擇時鐘周期改善步驟。
在時鐘PD積推定步驟中，通過調整由分配步驟分配的對各暫存器的時鐘定時，推定削減了時鐘周期時的時鐘消耗電力，計算削減的時鐘周期和推定的時鐘消耗電力的積(時鐘PD積)。
在電路PD積推定步驟中，通過把由分配步驟分配的硬體變更為更高速的硬體，推定削減了時鐘周期時的電路消耗電力，計算削減的時鐘周期和推定的電路消耗電力的積(電路PD積)。
在選擇時鐘周期改善步驟中，執行時鐘PD積推定步驟和所述電路PD積推定步驟中得到的PD積小的一方的步驟的時鐘周期削減手段。
高階合成裝置
高階合成裝置最好具有:CDFG生成部件、CDFG安排部件、分配部件、時鐘安排部件、重新定時部件。
