記憶存儲元件發展趨勢是降低元件尺寸，提高存儲密度。鐵電材料，特別是鐵電薄膜是設計製造記憶存儲元件的首選材料。目前，國際上實用記憶存儲元件的存儲密度最高水平是4兆比特/英寸2。日本NEC公司已經把記憶元件的尺寸縮小到700納米 700納米，但是仍然不能滿足下一世紀信息產業的要求。1998年，德國微結構物理研究所利用自組織生長技術在鐵電薄膜中合成了納米氧化鉍有序平面陣列，記憶元件尺寸比NEC公司的產品小了50倍，達到了14納米 14納米，晶片的存儲密度達到了10兆比特/英寸2。納米結構有序平面陣列體系已經成為設計下一代超小型、高密度記憶元件的重要途徑
