《面向TSV的三維SoC可測性設計與最佳化方法研究》是依託哈爾濱工業大學，由俞洋擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：面向TSV的三維SoC可測性設計與最佳化方法研究
- 依託單位：哈爾濱工業大學
- 項目類別：青年科學基金項目
- 項目負責人：俞洋
項目摘要,結題摘要,
項目摘要
採用TSV工藝設計的三維SoC具有集成度高、信號延遲小、互連線功耗低的優點。在三維SoC走向實用的過程中，完善的測試方法是不可或缺的重要條件。本項目對面向TSV結構的三維SoC測試問題進行研究，研究TSV結構的測試與修復技術,確保各器件層間數據傳輸的有效性；研究三維IP核的可測性設計方法，實現三維IP核的內部測試訪問；設計分散式三維SoC測試結構，擴展測試頻寬，加快測試進程；研究基於分散式結構的三維SoC測試流程算法，簡化測試流程，降低測試成本；考慮到測試過程中的散熱需求，研究功耗約束下的三維SoC測試流程算法，以保證晶片可靠性。通過本項目的研究工作，將提出較為完整的面向TSV的三維SoC可測性設計方案，為三維SoC設計套用中的可測性設計提供相應的理論支撐，將有力推動三維SoC的實用化進程。
結題摘要
項目從TSV故障模型與測試方法、三維IP核的測試封裝結構、SOC測試結構設計、測試調度方法4個方面全面研究了三維SoC 可測性設計方法，發表期刊論文6篇，國際會議論文4篇，申請並獲授權發明專利1項。主要創新成果有：（1）提出了基於恆流源的TSV綁定前測試方法，該方法利用恆流源測試的高精度優勢，能夠準確測得TSV的電參數，從而判斷出存在的故障；（2）在研究IEEE P1838標準的基礎上，完成了三維IP核的測試封裝，同時提出一種基於混合封裝策略的3D-IC Dft設計方法，該策略能夠在綜合考慮測試時間和硬體冗餘兩個因素的基礎上完成測試策略的折中選取；（3）提出一種基於頻寬匹配思想的SoC測試結構設計方法，該方法主要通過一個頻寬匹配轉換模組，實現測試數據的寬度調整和施加頻率的調整，在犧牲了晶片部分額外面積的前提下，很好地實現了測試頻寬和測試頻率的匹配，縮短了SoC的測試時間；（4）提出一種靈活TAM匯流排分配的方法，解決SOC測試調度問題，該方法利用B*-Tree結構描述“箱體布局”，採用交叉熵最佳化算法進行求解， ITC’02標準測試集上的實驗表明了該測試調度方法的有效性。
