面向NBTI的SOC晶片可靠性設計關鍵技術研究

《面向NBTI的SOC晶片可靠性設計關鍵技術研究》是依託上海大學，由楊勝齊擔任項目負責人的面上項目。

基本介紹

• 中文名：面向NBTI的SOC晶片可靠性設計關鍵技術研究
• 項目類別：面上項目
• 項目負責人：楊勝齊
• 依託單位：上海大學

中文摘要

晶片特徵尺寸小於90納米後，NBTI (Negative Bias Temperature Instability) 效應成為可靠性中的關鍵問題。SOC晶片設計者面臨的挑戰包括，如何快速地計算晶片由於NBTI效應引起的電路延遲退化，以及如何利用這些信息有效提高晶片的可靠性與工作壽命。本項目研究如何對一個複雜SOC的 RTL設計進行NBTI效應的建模和電路延遲變化的近實時仿真與計算，針對這一國際前沿課題，研究內容包括NBTI效應在電晶體級與電路級的理論分析與建模、計算NBTI效應的電路面積最佳化算法、基於FPGA的NBTI效應高速仿真與計算的自動化生成算法等。該項目的成功完成，將為提高晶片的可靠性提供堅實的理論基礎，同時推動SOC晶片可靠性設計方法（Design for Reliability）的發展，使之成為設計者的一個有力工具。

結題摘要

晶片特徵尺寸小於65納米後，NBTI (Negative Bias Temperature Instability) 效應成為可靠性中的關鍵問題。SOC晶片設計者面臨的挑戰包括，如何快速地計算晶片由於NBTI效應引起的電路延遲退化，以及如何利用這些信息有效提高晶片的可靠性與工作壽命。本項目針對這一國際前沿課題，研究並實現了NBTI效應在電晶體級與電路級的理論分析與模型構建、計算NBTI效應的高速仿真計算算法：包括NBTI效應敏感的尋找關鍵路徑與關鍵門電路的Heuristic算法和快速搜尋算法，電路節點的關鍵性計算算法、關鍵門電路確定算法、潛在關鍵路徑計算算法等。基於這些仿真計算，SOC設計者可以有效地保護晶片的關鍵路徑並提升晶片對NBTI效應的抵抗性。