面向高精度計算領域動態可配置加速器體系結構研究

《面向高精度計算領域動態可配置加速器體系結構研究》是依託中國人民解放軍國防科技大學，由雷元武擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：面向高精度計算領域動態可配置加速器體系結構研究
• 項目類別：青年科學基金項目
• 項目負責人：雷元武
• 依託單位：中國人民解放軍國防科技大學

中文摘要

隨著半導體技術的發展，晶片電晶體數量持續增加，功耗成為限制處理器性能提升的主要瓶頸。面向計算密集型套用領域定製加速器是保證晶片性能延續摩爾定律的發展趨勢、提高晶片計算效率、緩解功耗問題的一種有效方法。然而，除了計算性能外，大規模科學和工程計算對處理器的計算精度也提出更高要求，迫切需要對高精度算術提供有效的硬體支持。. 課題結合處理器的發展趨勢和計算精度需求，研究面向高精度計算陣列加速體系結構在性能、效率和擴展性方面所面臨的挑戰，研究基於VLIW可程式統一高精度基本功能計算引擎架構、支持延時容忍的可配置循環類加速策略和流水線摺疊的可程式非規則類加速策略的計算加速核結構和存儲架構、支持多種訪存模式的自適應配置DMA數據引擎架構、支持SPMD數據並行模式和Systolic陣列功能流水並行模式的可配置多核陣列體系結構等關鍵技術，為下一代高效能計算機提供有力的計算能力和計算精度支持。

結題摘要

隨著半導體技術的發展，功耗成為限制處理器性能提升的主要瓶頸。面向計算密集型套用領域定製加速器是提高晶片計算效率、緩解功耗問題的一種有效方法。同時，除了計算性能外，大規模科學和工程計算對處理器的計算精度也提出更高要求，迫切需要對高精度算術提供有效的硬體支持。 課題結合處理器的發展趨勢和計算精度需求，研究面向高精度計算陣列加速體系結構在性能、效率和擴展性方面所面臨的挑戰。研究了基於VLIW可程式統一高精度基本功能計算引擎架構，提出了統一低誤差浮點TCORDIC算法，實現多種高精度基本函式和基本“宏”操作的計算；提出基於FIFO的延時容忍的可配置循環類加速策略和基於謂詞執行的分支和循環最佳化策略的可程式非規則類加速策略；針對數據矩陣存儲和矩陣行列交替訪問進一步降低存儲頻寬利用率問題，提出基於基本塊的矩陣轉置算法，利用加速器內部存儲器的實現DMA突發連續訪問和基於“桌球”方式的讀寫重疊策略，提高DDR存儲頻寬的利用率,獲得73.6%的存儲頻寬利用率提升；基於上述策略，提出基於Systolic陣列功能流水並行模式的矩陣運算加速器和基於SPMD數據並行模式的可變精度FFT加速器，取得2個數量級的能效提升。 本課題在加速器設計中的計算引擎、存儲架構、訪存模式和多核陣列中的並行模式等方面均取得了大量創新性研究成果，為面向領域的加速器設計與實現奠定堅實的理論和技術基礎，具有重要的理論意義和套用價值。本課題全面完成了研究計畫。