基本介紹
- 中文名：軟硬體融合——超大規模雲計算架構創新之路
- 作者：黃朝波
- 出版社：電子工業出版社
- 出版時間：2021年5月
- 頁數：356 頁
- 定價：89 元
- 開本：16 開
- ISBN：9787121409226
內容簡介,圖書目錄,作者簡介,
內容簡介
立意新穎，案例貼近前沿，內容由淺入深，並且“展望未來”，可以幫助廣大網際網路及 IT 行業的軟硬體工程師更好地理解軟體、硬體及兩者之間的內在聯繫
圖書目錄
引言 1
第1章 雲計算底層軟硬體 8
1.1 雲計算概述 8
1.1.1 雲計算的概念 8
1.1.2 IaaS、PaaS和SaaS 9
1.2 IaaS層核心服務 10
1.2.1 計算類服務 11
1.2.2 存儲類服務 13
1.2.3 網路類服務 16
1.2.4 IaaS層服務總結 18
1.3 雲計算的特點 19
1.3.1 更大的規模 19
1.3.2 更“大”的數據 20
1.3.3 更多的租戶 21
1.3.4 更複雜的網路 22
1.3.5 安全問題無處不在 24
1.3.6 面向特定套用場景的雲計算服務 26
1.3.7 服務接口的兼容性和通用性 27
1.4 底層軟硬體挑戰 28
1.4.1 業務異構加速 28
1.4.2 工作任務卸載 29
1.4.3 軟硬體接口的標準化和靈活性 30
1.4.4 硬體處理的虛擬化和個性化 31
1.4.5 業務和管理物理分離 32
1.4.6 硬體的功能擴展 33
1.4.7 讓硬體快速疊代 33
1.4.8 硬體高可用 34
1.5 總結 34
第2章 軟硬體融合綜述 36
2.1 軟硬體基本概念 36
2.1.1 軟體和硬體 36
2.1.2 FPGA、ASIC和SoC 37
2.1.3 硬體加速原理 40
2.2 軟硬體劃分 41
2.2.1 三個維度 41
2.2.2 綜合分析 44
2.2.3 平台選擇 45
2.3 軟硬體協作 46
2.3.1 多平台混合架構 46
2.3.2 軟硬體平台的協作 49
2.3.3 軟硬體平台的互動 51
2.4 軟硬體融合 52
2.4.1 軟硬體融合的概念 52
2.4.2 軟硬體融合的特點 54
2.4.3 軟硬體融合技術 55
第3章 計算機體系結構基礎 57
3.1 計算機原理 57
3.1.1 處理器架構：從馮·諾依曼架構到RISC-V 57
3.1.2 記憶體地址：從定址模式到MMU 61
3.1.3 I/O：從CPU中斷到DMA 65
3.1.4 多核互連：從傳統匯流排到網狀匯流排 66
3.1.5 伺服器板級架構 69
3.2 存儲 71
3.2.1 快取和存儲分層結構 71
3.2.2 本地存儲：磁碟分區和邏輯/物理卷 74
3.2.3 分散式存儲：GFS和存儲的“溫度” 76
3.3 網路 79
3.3.1 基礎物理網路：分層和拓撲 79
3.3.2 虛擬網路：VLAN和VxLAN 83
3.3.3 軟體定義網路：從OpenFlow到P4 87
3.4 虛擬化 93
3.4.1 虛擬化的層次、定義和分類 93
3.4.2 CPU虛擬化：從軟體模擬到完全硬體 96
3.4.3 記憶體虛擬化：影子頁表和EPT 99
3.4.4 I/O設備虛擬化：從軟體模擬到SR-IOV 100
3.4.5 容器虛擬化：Docker和Kubernetes介紹 103
第4章 軟硬體接口 105
4.1 軟硬體接口概述 105
4.1.1 軟硬體接口定義 106
4.1.2 生產者-消費者模型 109
4.1.3 用戶態的PMD：DPDK和SPDK 113
4.2 匯流排互連 116
4.2.1 AMBA匯流排 116
4.2.2 片上網路NoC匯流排 120
4.2.3 片間高速匯流排PCIe及SR-IOV 123
4.2.4 對稱的快取一致性匯流排CCIX 128
4.2.5 非對稱的快取一致性匯流排CXL 132
4.2.6 匯流排互連總結 136
4.3 通用接口Virtio 139
4.3.1 Virtio暫存器 139
4.3.2 Virtqueue互動佇列 141
4.3.3 Virtio互動 143
4.3.4 總結 144
4.4 高速網路接口RDMA 146
4.4.1 基本概念 146
4.4.2 RoCE分層 147
4.4.3 RDMA接口 148
4.4.4 RDMA總結 149
4.5 高速存儲接口NVMe 150
4.5.1 NVMe概述 150
4.5.2 NVMe暫存器 151
4.5.3 NVMe佇列 153
4.5.4 NVMe命令結構 155
4.5.5 網路存儲接口NVMeoF 160
4.5.6 NVMe及NVMeoF總結 162
4.6 軟硬體接口總結 163
4.6.1 接口分層 163
4.6.2 接口共享 163
第5章 算法加速和任務卸載 165
5.1 基本概念 165
5.1.1 硬體加速 166
5.1.2 硬體處理模組 167
5.1.3 算法加速和任務卸載的概念 169
5.2 算法加速 171
5.2.1 加密算法加速 171
5.2.2 壓縮算法加速 176
5.2.3 數據冗餘算法加速 181
5.2.4 正則表達式算法加速 183
5.2.5 加速器性能設計原則 185
5.3 任務卸載 186
5.3.1 任務卸載模型 186
5.3.2 IPsec卸載 188
5.3.3 虛擬網路卸載 190
5.3.4 遠程存儲卸載 192
5.3.5 虛擬化卸載 194
5.4 算法加速和任務卸載總結 197
5.4.1 算法加速是基礎 197
5.4.2 任務卸載是多系統協作 199
第6章 虛擬化硬體加速 203
6.1 基本概念 203
6.1.1 軟硬體中的抽象 204
6.1.2 虛擬化抽象 205
6.1.3 虛擬化模型 207
6.1.4 虛擬化加速的必要性 210
6.2 虛擬化的硬體處理 211
6.2.1 流水線處理 211
6.2.2 虛擬化映射 215
6.2.3 快取機制 219
6.2.4 通用虛擬化流水線 221
6.3 網路虛擬化處理 222
6.3.1 包處理用於網路虛擬化 222
6.3.2 定製的網路包處理 223
6.3.3 ASIC軟體可程式包處理 224
6.3.4 FPGA硬體可程式包處理 227
6.3.5 案例：Mellanox FlexFlow 229
6.3.6 網路包處理總結 230
6.4 存儲虛擬化處理 231
6.4.1 分散式存儲Ceph 231
6.4.2 以事務為單位的存儲處理 236
6.4.3 遠程存儲虛擬化加速 238
6.4.4 本地存儲虛擬化加速 241
6.5 虛擬化硬體加速總結 243
6.5.1 靈活的高性能流水線 243
6.5.2 高性能快取機制 244
6.5.3 可軟體編程、通用、數據流驅動的數據處理引擎 244
6.5.4 虛擬化硬體加速的意義 246
6.5.5 其他虛擬化加速場景 246
第7章 異構加速 247
7.1 異構計算概述 247
7.1.1 基本概念（並行計算、異構計算） 247
7.1.2 典型案例 249
7.1.3 性能約束和最佳化 250
7.1.4 易用性思考 251
7.2 GPU和CUDA 252
7.2.1 GPU和CUDA概念 252
7.2.2 GPU硬體架構 253
7.2.3 CUDA編程模型 259
7.3 OpenCL和FPGA異構計算 264
7.3.1 OpenCL 264
7.3.2 Xilinx SDAccel 270
7.3.3 英特爾加速棧 273
7.4 DSA 275
7.4.1 DSA發展背景 275
7.4.2 DSA典型領域：DNN 278
7.4.3 ASIC實現：谷歌TPU 281
7.4.4 FPGA實現：微軟Catapult 284
7.4.5 Chiplet實現：OCP ODSA 287
7.5 異構加速計算總結 289
7.5.1 平台選擇（GPU、FPGA、ASIC/DSA） 290
7.5.2 異構計算加速最佳化 291
第8章 雲計算體系結構趨勢 293
8.1 概述 293
8.2 業務和管理分離 294
8.2.1 虛擬化視角：I/O及管理的卸載 294
8.2.2 體系結構視角：以數據為中心 297
8.2.3 Nitro系統 300
8.2.4 Mellanox Bluefield DPU 302
8.2.5 總結 303
8.3 業務的異構加速 304
8.3.1 業務加速概述 304
8.3.2 DSA加速：谷歌TPU服務 305
8.3.3 FPGA加速：FaaS 306
8.3.4 異構計算架構演進 308
8.4 存儲的加速和定製 309
8.4.1 存儲概述 309
8.4.2 熱存儲伺服器：Xilinx NVMeoF參考設計 311
8.4.3 機架級冷存儲：微軟Pelican 312
8.5 網路可程式和性能最佳化 314
8.5.1 數據中心網路綜述 314
8.5.2 數據面編程交換晶片 317
8.5.3 高性能網路最佳化 318
8.6 硬體定製 324
8.6.1 硬體定製概述 324
8.6.2 亞馬遜的硬體定製 325
8.6.3 OCP開放計算項目 327
第9章 融合的系統 329
9.1 軟硬體融合系統棧 329
9.1.1 系統邊界：多數據中心 329
9.1.2 數據中心的系統堆疊 330
9.2 分層的系統實現 332
9.2.1 疊代的系統 332
9.2.2 分域的硬體平台 333
9.2.3 不同層次的實現 334
9.2.4 軟硬體協同設計 335
9.3 深層次開放合作 336
9.3.1 軟硬體的距離越來越大 336
9.3.2 網際網路公司自研晶片的優劣勢 336
9.3.3 深層次的開放合作 337
參考文獻 338
作者簡介
黃朝波，晶片及網際網路行業十年以上工作經驗，UCloud晶片及硬體研發負責人。曾在Marvell從事ARMv7/v8架構高性能多核CPU設計和驗證，在Startup公司Simplight從事自主多執行緒處理器及4G LTE基帶SOC晶片設計。物聯網公司創業經歷，技術負責人，負責從硬體、軟體到雲端平台的研發工作。本科畢業於西北工業大學，研究生畢業於國防科技大學，在國防科技大學學習期間有幸參與“飛騰”處理器項目研發。
