記憶體級並行，平行計算技術的一種，是電腦架構的一種，能夠同時進行數個記憶體操作，特別是在快取未命中（cachemiss），或轉譯後備緩衝區未命中（TLBmiss）時。
在單核心處理器架構下，記憶體層級並行可以被視為是一種特殊的指令層級並行（IPL）。它也經常在超標量架構下出現。
基本介紹
- 中文名：記憶體級並行
- 性質：平行計算技術
記憶體級並行，平行計算技術的一種，是電腦架構的一種，能夠同時進行數個記憶體操作，特別是在快取未命中（cachemiss），或轉譯後備緩衝區未命中（TLBmiss）時。
在單核心處理器架構下，記憶體層級並行可以被視為是一種特殊的指令層級並行（IPL）。它也經常在超標量架構下出現。