《脈衝噪聲信道差錯控制編碼》是清華大學出版社2021年出版的書籍。
基本介紹
- 中文名:脈衝噪聲信道差錯控制編碼
- 作者:劉榮科、戴彬、趙嶺、侯毅
- 出版社:清華大學出版社
- 出版時間:2021年8月1日
- 定價:129
- ISBN:9787302583400
內容簡介,圖書目錄,
內容簡介
本書主要從脈衝噪聲信道特點出發,介紹了脈衝信道下差錯控制編碼**研究成果。全書總共分為8章,分別闡述了脈衝噪聲信道、差錯控制編碼概述、脈衝噪聲信道下的編解碼方法、聯合信道估計與解碼、深度學習解碼以及高速解碼結構等,為脈衝噪聲信道的編碼設計提供理論基礎。此外本書還重點介紹了LDPC碼在脈衝信道中的研究。
本書適合從事信息通信專業技術人員使用,也可作為高校通信工程、信息工程等專業本科生及研究生的參考書。
圖書目錄
第1章緒論
1.1引言
1.2脈衝噪聲信道場景
1.3脈衝噪聲模型
1.3.1經驗模型
1.3.2統計物理模型
1.4脈衝噪聲條件下的LDPC碼編解碼研究進展
1.4.1脈衝噪聲消除
1.4.2針對脈衝噪聲特性的LDPC碼編解碼
1.4.3脈衝噪聲條件下的LDPC碼解碼初始信息處理
1.4.4脈衝噪聲條件下的聯合信道估計與LDPC碼解碼
1.4.5脈衝噪聲條件下的LDPC碼深度學習解碼
1.4.6脈衝噪聲條件下的LDPC碼高速解碼架構
1.5本章小結
第2章差錯控制編碼
2.1引言
2.2差錯控制編碼的發展歷史
2.3Turbo碼
2.3.1Turbo碼的構造方法
2.3.2Turbo碼的解碼算法
2.3.3Turbo碼2.0
2.4LDPC碼
2.4.1LDPC碼的基本原理與構造
2.4.2LDPC碼的編碼算法
2.4.3LDPC碼的解碼算法
2.5極化碼
2.5.1極化理論研究
2.5.2極化碼的構造方法研究
2.5.3極化碼的解碼算法研究
2.6本章小結
第3章脈衝噪聲信道碼字構造
3.1引言
3.2信道模型介紹
3.2.1α穩定分布模型
3.2.2對稱α穩定分布模型
3.2.3分數低階統計量
3.3基於EXIT圖分析的LDPC碼度分布最佳化方法
3.3.1LDPC碼的基本原理
3.3.2LDPC碼節點的度分布
3.3.3LDPC碼的EXIT圖分析
3.3.4基於離散密度進化的EXIT圖分析
3.3.5基於EXIT圖的LDPC碼度分布最佳化設計
3.4仿真實驗和結果分析
3.4.1最佳化的度分布
3.4.2誤碼率對比
3.5本章小結
第4章脈衝噪聲信道估計與解碼
4.1引言
4.2和積解碼算法
4.3基於訊息傳遞框架的聯合信道估計與LDPC碼解碼方法
4.3.1SIR噪聲參數估計算法
4.3.2採用QDE算法的信道參數失配條件下解碼漸進性能分析
4.3.3增強重採樣方法設計
4.4數值仿真實驗及結果分析
4.5本章小結
第5章脈衝噪聲信道對數似然比近似表達
5.1引言
5.2對數似然比函式
5.2.1脈衝噪聲信道模型
5.2.2信號傳輸模型
5.2.3脈衝噪聲信道接收符號對數似然比
5.2.4脈衝噪聲信道幾何信噪比
5.3脈衝噪聲信道下對數似然比近似方法
5.3.1非線性對數似然比近似函式
5.3.2對數似然比近似函式參數選取準則
5.3.3對數似然比近似函式的參數快速查找方法
5.4仿真實驗和結果分析
5.4.1採用LLR近似方法的解碼漸進性能分析
5.4.2數值仿真實驗及結果分析
5.5本章小結
第6章脈衝噪聲信道硬判決解碼
6.1引言
6.2硬判決算法介紹
6.2.1比特翻轉算法
6.2.2梯度下降比特翻轉算法
6.3基於懲罰因子的梯度下降比特翻轉算法
6.3.1懲罰因子的下界推導
6.3.2算法介紹
6.4基於調整因子的梯度下降比特翻轉算法
6.4.1基於調整因子的翻轉函式
6.4.2算法介紹
6.5仿真實驗與結果分析
6.5.1對稱α穩定分布噪聲下的不同解碼算法對比
6.5.2高斯噪聲條件下的不同解碼算法對比
6.6本章小結
第7章脈衝噪聲信道深度學習解碼
7.1引言
7.2神經網路解碼概述
7.2.1神經網路模型介紹
7.2.2神經網路輔助解碼
7.2.3神經網路解碼器
7.3基於前向神經網路的脈衝噪聲下解碼算法
7.3.1系統設計
7.3.2神經網路訓練方法
7.3.3實驗結果
7.4基於門控神經網路的脈衝噪聲下解碼算法
7.4.1系統設計
7.4.2門控神經網路解碼詳述
7.4.3神經網路訓練方法
7.4.4仿真性能分析
7.5本章小結
第8章脈衝噪聲信道圖形處理器高速解碼實現
8.1引言
8.2脈衝噪聲信道LDPC分組碼GPU高速解碼
8.2.1最小和TDMP解碼算法概述
8.2.2脈衝噪聲信道下採用最小和算法的TDMP解碼初始化
方法
8.2.3基於GPU的LDPC分組碼解碼架構最佳化設計
8.2.4基於GPU的LDPC分組碼解碼架構核心函式最佳化
8.2.5基於GPU的LDPC分組碼解碼架構CUDA流執行效率
最佳化
8.3脈衝噪聲信道LDPC卷積碼GPU高速解碼
8.3.1LDPC卷積碼及其構造方法概述
8.3.2LDPC卷積碼流水線解碼算法
8.3.3基於GPU的LDPC卷積碼流水線解碼架構最佳化設計
8.3.4流水線解碼器的存儲訪問最佳化設計
8.3.5流水線解碼器的執行並行度最佳化設計
8.4仿真實驗及結果分析
8.4.1LDPC分組碼結果分析
8.4.2LDPC卷積碼結果分析
8.5本章小結
參考文獻
索引