結合布線器的三維布局算法研究

《結合布線器的三維布局算法研究》是依託中國人民解放軍國防科技大學，由賀旭擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：結合布線器的三維布局算法研究
• 項目類別：青年科學基金項目
• 項目負責人：賀旭
• 依託單位：中國人民解放軍國防科技大學

中文摘要

三維晶片已成為解決互聯性能問題的重要技術途徑，但在三維晶片物理設計布局階段中，面臨設計規模大、運行效率低、評估方法欠缺等突出問題。本項目擬系統性研究結合布線器的三維布局算法，主要包括：結合布線器的三維布局框架、可布線性驅動的三維布局和散熱、可布線性關聯的三維布局等。重點解決兩個關鍵科學問題：(1)結合布線器到三維布局的問題：擴展二維布線器來處理三維布線，在總體布局和詳細布局中建立有效的布線器調度策略。（2）TSV的插入和電路單元的重分布問題：研究單元層劃分方法，並根據線長、可布線性、散熱的最佳化目標，提出有效的TSV和單元的位置調整策略。.上述研究目標的實現，將大大提升我國在三維晶片領域的科技創新能力，為三維布局工具在實際工業設計上的套用，提供科學實驗依據。

結題摘要

三維晶片的出現，有效地提高了晶片的集成度，成為延續摩爾定律的重要技術。在深亞微米階段，互連問題成為影響晶片性能的瓶頸，三維積體電路技術提供給設計者一種全新的設計方式，能夠有效地縮短互連線長、降低時序延遲、改善晶片性能，目前已成為積體電路發展的重要方向。在三維晶片設計時，布局是物理設計中重要的環節，但是目前國際範圍內還缺乏有效支持三維晶片設計的EDA工具，因此研究突破三維晶片布局技術對提高晶片的性能具有重要意義。 本課題圍繞三維晶片的算法設計，性能最佳化展開研究，主要包括：（1）研究基於摺疊的三維布局算法，使用多種摺疊算法把二維混合尺寸的布局轉換為三維結構，並對消除電路模組重疊和約束違反提出了快速的調整策略。（2）提出了最佳化互連的電路模組劃分算法，並把其加入到傳統布局工具中實現了三維布局，線上長、布局擁擠度、運行時間等方面進行了性能分析和評估。（3）研究了最佳化布線性能的布局框架，通過加入布線器到布局算法中分析布局的中間結果，並調整模組的分布進行布線性能的最佳化，在布線性能上好於目前最新學術界布局工具結果。（4）研究了繼承二維布局性能的三維布局方法，實驗表明三維布局結果線長優於二維布局輸入57%，並且晶片面積為其1/4，且在模組分布上可以很好地繼承來二維布局模組分布。 課題研究期間，發表學術論文7篇，培養碩士生2人。課題緊密結合國產EDA設計工具自主可控的研製任務，滿足了在現在三維晶片物理設計的布局問題線上長、擁擠度最佳化等相關需求，為大規模積體電路設計提供高性能的布局最佳化技術，為國產高性能處理器的EDA設計工具奠定了堅實的理論依據和技術基礎。