《納米CMOS工藝鎖相環頻率合成器電源噪聲模型研究》是依託東南大學，由唐路擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：納米CMOS工藝鎖相環頻率合成器電源噪聲模型研究
- 項目類別：青年科學基金項目
- 項目負責人：唐路
- 依託單位：東南大學
中文摘要,結題摘要,
中文摘要
鎖相環頻率合成器電源噪聲模型的研究將為解決納米CMOS工藝實現的用於較高頻段通信系統射頻積體電路中的噪聲瓶頸問題提供有力的理論與技術支持，具有重要的學術意義與套用價值。本研究圍繞納米CMOS鎖相環頻率合成器的電源噪聲模型理論及其測量與驗證方法開展創新研究，結合射頻積體電路晶片的測試技術建立新的工作在較高頻段的頻率合成器電源噪聲模型的驗證與最佳化方法，並探索其在射頻前端晶片設計中的套用。目標是為提高射頻積體電路電源噪聲模型的測量與驗證的準確度提供新途徑。
結題摘要
本項目圍繞納米CMOS 鎖相環頻率合成器的電源噪聲模型理論及其測量與驗證方法開展創新性研究。本項目建立了快速的高階鎖相環頻率合成器尤其是小數頻率合成器的環路電源噪聲行為級仿真模型的算法用於分析納米CMOS鎖相環頻率合成器整體的電源噪聲模型；本項目還設計了用於納米CMOS鎖相環頻率合成器電源噪聲測試的模組，並完善了鎖相環電源噪聲模型的測試協同技術。在此基礎之上，本項目將上述研究成果用於指導相關的CMOS射頻晶片的設計，改善了電路的性能。
