納瓦技術指的是採用了MICROCHIP獨有製造工藝的先進PMOS電擦除單元(PEEC)處理技術以及電路設計。
基本介紹
- 中文名：納瓦技術
- 定義：採用MICROCHIP獨有製造工藝的先進PMOS電擦除單元(PEEC)處理技術以及電路設計
- 技術模式：功耗管理模式
納瓦技術指的是採用了MICROCHIP獨有製造工藝的先進PMOS電擦除榆雅重立單元(PEEC)處理技術匪笑套以及電路設計。在納瓦技鍵棵術中設有功耗管理模式，在運行時，開啟CPU和外設，在空閒時，開啟外設、關閉CPU，而在休眠時，則關閉乘茅滲CPU和外設，這種靈活的方案可轎詢埋閥盛店歡用軟體選擇時鐘以最低功耗實現要滲重汽求的性能。
