積體電路/計算機硬體描述語言Verilog

《積體電路/計算機硬體描述語言Verilog》是2001年月1日實施的一項中國國家標準。

基本介紹

• 中文名：積體電路/計算機硬體描述語言Verilog
• 外文名：Integrated Circuit/Computer Hardware Description Language Verilog
• 標準類別：基礎
• 標準號：GB/T 18349-2001

編制進程

2001年4月9日，《積體電路/計算機硬體描述語言Verilog》發布。

2001年10月1日，《積體電路/計算機硬體描述語言Verilog》實施。

起草工作

主要起草單位：北京理工大學和中國標準研究中心 。