眾核處理器中能效驅動的存儲和互連網路系統研究

《眾核處理器中能效驅動的存儲和互連網路系統研究》是依託中國人民解放軍國防科技大學，由周宏偉擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：眾核處理器中能效驅動的存儲和互連網路系統研究
• 項目類別：青年科學基金項目
• 項目負責人：周宏偉
• 依託單位：中國人民解放軍國防科技大學

中文摘要

功耗已成為制約高性能計算系統性能提升的主要壁壘，提高微處理器的能效是設計高性能計算系統的關鍵。隨著晶片規模增大，數據在片上存儲和互連網路中的移動能耗顯著增加，成為眾核處理器設計遇到的新障礙。本項目面向下一代64~128核心的眾核處理器，提出一種能效驅動的緊耦合可擴展片上存儲和互連網路體系結構（ecsMNA），實現處理器核與存儲和互連繫統的平衡、協同數據移動的高能效。主要研究內容有：（1）有限能量預算的CPU晶片總體架構，如何對計算、存儲和互連網路資源進行最優分配。（2）ecsMNA總體結構及關鍵技術，包括能效驅動的片上數據移動機制、數據局部化最佳化策略、可擴展的多級互連網路等。（3）性能和功耗模擬器設計，構造整合片上存儲、網路和一致性協定的性能和功耗模型，支持多指標模擬和自動最佳化。本項目的研究成果將為面向高性能計算系統的下一代CPU的研製做準備，對提高國產CPU體系結構設計水平具有重要意義。

結題摘要

隨著晶片規模增大，數據在片上存儲和互連網路中的移動能耗顯著增加，成為眾核處理器設計遇到的新障礙。本項目面向眾核處理器，提出一種能效驅動的緊耦合可擴展片上存儲和互連網路體系結構ecsMNA，實現處理器核與存儲和互連繫統的平衡、協同數據移動的高能效。主要研究內容包括：（1）有限能量預算的CPU晶片總體架構，如何對計算、存儲和互連網路資源進行最優分配。（2）ecsMNA總體結構及關鍵技術，包括可配置低功耗和可擴展的片上網路、面向數據局部化最佳化的全局Cache一致性協定、基於多通道並行訪存鏈路的存儲控制晶片體系結構等。（3）性能和功耗模擬器設計，對處理器的功耗、熱量和可靠性進行建模，支持多指標模擬。 本課題的研究在基於“重結點”的緊耦合結構、基於高速訪存鏈路的片外訪存接口、可擴展的存儲與互連繫統、存儲系統功耗與可靠性建模等方面取得了重要的進展。提出的ecsMNA實現了眾核處理器內部訪存和通信的局部化，緩解了眾核處理器計算和存儲頻寬不平衡，以及存儲系統分布不均衡帶來的性能瓶頸和訪存抖動問題。提出的“低能耗可擴展的片上網路通信單元體系結構”通信頻寬高，延遲低，功耗得到有效控制。提出的MCC體系結構在眾核處理器片上資源受限的情況下能夠實現對更多訪存通道的集成，滿足訪存頻寬需求。在MCC中增加VOPB結構對stream套用的加速效果顯著，增加大容量的L3Cache能夠有效減少訪存次數，提高訪存效率，降低訪存能耗。 課題成果中具有重要科學研究價值的成果通過撰寫學術論文的方式進行了總結和發表。原創技術通過撰寫發明專利的形式進行智慧財產權保護。課題主要研究結論已直接套用於兩款國產高性能多核及眾核處理器的研製，為多款處理器的體系結構設計提供了重要的參考數據，部分結構直接在處理器原型驗證晶片中得到了實現和驗證，對提高國產CPU體系結構設計水平具有重要意義。