《用於降低存儲開銷的匯流陣列》是北京航空航天大學於2019年10月16日申請的專利，該專利公布號為CN110764602B，專利公布日為2021年6月18日，發明人是楊建磊、趙巍勝、付文智。
基本介紹
- 中文名：用於降低存儲開銷的匯流陣列
- 授權公告號：CN110764602B
- 授權公告日：2021.06.18
- 申請號：2019109825820
- 申請日：2019.10.16
- 專利權人：北京航空航天大學
- 地址：100191北京市海淀區學院路37號
- 發明人：楊建磊; 趙巍勝; 付文智
- Int. Cl.：G06F1/3234(2019.01)I; G06N3/063(2006.01)I
- 專利代理機構：北京航智智慧財產權代理事務所(普通合夥)11668
- 代理人：黃川; 史繼穎
對比檔案,專利摘要,
對比檔案
CN 1253696 A,2000.05.17; US 2006289942 A1,2006.12.28; US 2014167138 A1,2014.06.19; CN 102216914 A,2011.10.12; CN 108182471 A,2018.06.19; CN 103890857 A,2014.06.25
WENZHI FU；.A Scalable Pipelined Dataflow Accelerator for Object Region Proposals on FPGA Platform.《IEEE》.2019,; 趙巍勝.STT-MRAM存儲器的研究進展.《中國科學物理學》.2016,(第2016年10期),70-90.
專利摘要
本發明提供一種用於降低存儲開銷的匯流單元(CE,collective element)陣列，包括多個CE，每個CE內部包含局部存儲器，每一個CE可從陣列外或相鄰CE接收數據，每一CE可將接收到的數據暫存在內部快取或輸出到陣列之外。本發明通過CE陣列內部的數據傳遞將一個存儲器中的數據廣播到多個輸出連線埠上、從而有效地去除了不同存儲器間的數據冗餘。並在降低存儲器容量需求的同時降低了從不同存儲器中讀取相同數據帶來的額外功耗。
