現代計算機組成原理(2007年2月科學出版社出版的圖書)

本詞條是多義詞,共2個義項
更多義項 ▼ 收起列表 ▲

《現代計算機組成原理》是2007年科學出版社出版的圖書,作者是潘松、潘明。

基本介紹

  • 中文名:現代計算機組成原理
  • 作者:潘松、潘明
  • 出版時間:2007年2月
  • 出版社:科學出版社
  • ISBN:9787030184498 
內容簡介,圖書目錄,

內容簡介

本書提供了基於VHDL和EDA技術的關於CPU和計算機系統的設計理論和設計技術方面的內容。具體內容包括:VHDL與Quartusll套用、CPU功能模組設計、8位、16位CISC CUP設計等。
圖書目錄:

圖書目錄

第1章 概述
1.1 現代計算機組成原理課的任務
1.1.1 問題的提出
1.1.2 探索解決問題的方法
1.2 EDA 技術
1.3 FPGA 器件
1.3.1 FPGA 的發展歷程
1.3.2 Cyclone 系列FPGA
1.4 硬體描述語言VHDL
1.5 EDA 設計流程
1.6 QuartusII 簡介
1.7 CISC 和RISC 處理器
1.8 FPGA 在現代計算機領域中的套用
第2章 VHDL 與QuartusII 套用
2.1 VHDL 基本語句語法
2.1.1 組合電路的VHDL 描述
2.1.2 VHDL 語句結構
2.2 時序電路描述
2.2.1 D 觸發器描述
2.2.2 時序描述相關語法規則
2.2.3 實現時序電路的VHDL 不同表述
2.3 全加器描述及相關語法
2.3.1 半加器描述
2.3.2 CASE 語句
2.3.3 例化語句
2.4 計數器設計及相關語法
2.5 一般計數器設計
2.5.1 相關語法說明
2.5.2 程式功能和語法分析
2.5.3 含並行置位的移位暫存器設計
2.6 QuartusII 6.0 使用嚮導
2.6.1 建立工作庫資料夾和編輯設計檔案
2.6.2 創建工程
2.6.3 編譯前設定
2.6.4 全程編譯
2.6.5 時序仿真
2.6.6 套用RTL 電路圖觀察器
2.6.7 引腳鎖定設定和下載
2.6.8 配置檔案下載
2.6.9 AS 模式和JTAG 間接模式編程配置器件
2.7 嵌入式邏輯分析儀使用方法
2.8 原理圖輸入設計方法
習題
實驗與設計
2-1 組合電路的設計
2-2 時序電路的設計
2-3 含異步清零和同步時鐘使能的加法計數器的設計
2-4 用原理圖輸入法設計8 位全加器
第3章 VHDL 深入
3.1 數據對象
3.1.1 常數
3.1.2 變數
3.1.3 信號
3.1.4 進程中的信號賦值與變數賦值
3.2 IF 語句概述
3.3 進程語句歸納
3.3.1 進程語句格式
3.3.2 進程結構組成
3.3.3 進程要點
3.4 並行語句例解
3.5 仿真延時
3.5.1 固有延時
3.5.2 傳輸延時
3.5.3 仿真 δ
3.6 有限狀態機
3.6.1 數據類型定義語句
3.6.2 一般有限狀態機的設計
3.6.3 Moore 型狀態機
3.6.4 Mealy 型狀態機
3.7 雙向和三態電路信號賦值
3.7.1 三態門設計
3.7.2 雙向連線埠設計
3.7.3 三態匯流排電路設計
習題
實驗與設計
3-1 7段數碼顯示解碼器設計
3-2 數控分頻器的設計
3-3 8位十六進制頻率計設計
3-4 ADC0809 採樣控制電路實現
3-5 序列檢測器設計
第4章 CPU 功能模組設計
4.1 8位CPU 功能與結構
4.2 CPU 中的基本部件
4.2.1 算術邏輯單元
4.2.2 數據緩衝暫存器
4.2.3 移位運算器
4.2.4 程式存儲器與數據存儲器
4.2.5 先進先出存儲器FIFO
4.2.6 流水線乘法累加器
4.2.7 程式計數器與地址暫存器
4.2.8 指令暫存器
4.2.9 指令解碼器與控制器
4.2.10 時序產生器
4.3 數據通路設計
4.3.1 模型機的數據通路
4.3.2 模型機的電路結構
4.4 在系統存儲器數據讀寫編輯器套用
4.5 嵌入式鎖相環調用
4.5.1 建立嵌入式鎖相環元件
4.5.2 測試鎖相環
習題
實驗與設計
4-1 算術邏輯運算單元ALU 設計實驗
4-2 帶進位算術邏輯運算單元ALU 設計實驗
4-3 移位運算器設計實驗
4-4 LPM_ROM 實驗
4-5 LPM_RAM 實驗
4-6 LPM_FIFO 實驗
4-7 FPGA 與外部16 位RAM 接口實驗
4-8 微控制器實驗1:節拍脈衝發生器時序電路實驗
4-9 微控制器實驗2:程式計數器PC 與地址暫存器AR 實驗
4-10 微控制器實驗3:微控制器組成實驗
4-11 正弦信號發生器設計
第5章 8位CISC 計算機設計
5.1 8位CPU 結構
5.2 指令系統的結構及功能的確定
5.2.1 模型機指令系統
5.2.2 擬定指令流程和微命令序列
5.2.3 微程式設計
5.3 8位CPU 的硬體系統設計
5.3.1 CPU 頂層設計
5.3.2 取指令和指令解碼
5.3.3 設計微代碼表
5.3.4 建立數據通路
5.3.5 運算器ALU 的設計
5.3.6 控制執行單元
5.3.7 在模型CPU 中的軟體執行
5.3.8 模型CPU 的硬體仿真
5.4 具有移位功能的CPU 設計
5.4.1 移位運算器的VHDL 設計
5.4.2 移位運算器與ALU 的結合設計
5.5 含更多指令的CPU 模型機設計
5.5.1 指令系統的格式
5.5.2 定址方式確定
5.5.3 微程式控制流程圖設計
5.5.4 微程式代碼在LPM 模組中的載入
5.6 8051 單片機IP 軟核套用系統構建
5.6.1 K8051 單片機軟核基本功能和結構
5.6.2 K8051 單片機軟核實用系統構建和軟體測試
習題
實驗與設計
5-1 基本模型計算機設計與實現
5-2 帶移位運算的模型機設計與實現
5-3 含16條指令的CPU設計與實現
5-4 較複雜CPU應用程式設計實驗
5-5 K8051 單片機核基本系統構建和測試實驗
5-6 基於K8051 核的液晶顯示與等精度頻率測試系統設計
5-7 基於K8051 核的數碼管顯示與等精度頻率測試系統設計
第6章 16位CISC CPU設計
6.1 頂層系統設計
6.1.1 16位CPU 的組成結構
6.1.2 指令系統設計
6.1.3 頂層結構的VHDL 設計
6.1.4 軟體設計實例
6.2 CPU 基本部件設計
6.2.1 運算器
6.2.2 比較器
6.2.3 控制器
6.2.4 暫存器與暫存器陣列
6.2.5 移位暫存器
6.2.6 三態暫存器
6.3 CPU 的時序仿真與實現
6.3.1 編輯仿真波形檔案
6.3.2 16位CPU 的調試運行
6.3.3 套用嵌入式邏輯分析儀調試CPU
6.3.4 對配置器件編程
6.4 應用程式設計實例
6.4.1 乘法算法及其硬體實現
6.4.2 除法算法及其硬體實現
習題
實驗與設計
6-1 16位計算機基本部件實驗
6-2 16位CPU 設計綜合實驗
第7章 流水線結構RISC CPU設計
7.1 流水線的一般概念
7.1.1 DLX 指令流水線結構
7.1.2 流水線CPU 的時空圖
7.1.3 流水線分類
7.2 流水線中的主要問題及處理
7.2.1 資源相關
7.2.2 數據相關及其分類
7.2.3 數據競爭的處理技術
7.2.4 控制相關
7.2.5 流水實現的關鍵技術
7.3 流水線的性能評價
7.3.1 流水線的性能指標
7.3.2 套用舉例
7.3.3 Amdahl 定律
習題
實驗與設計
7-1 乘法器實驗
7-2 除法器實驗
第8章 16位流水線CPU設計
8.1 流水線CPU 的結構
8.2 指令系統設計
8.2.1 暫存器型(R 型)
8.2.2 暫存器立即數型(RI 型)
8.2.3 立即數型(I 型)
8.2.4 立即移位型(SI 型)
8.3 數據通路設計
8.3.1 R 型數據通路
8.3.2 RI 型數據通路
8.3.3 裝入字數據通路
8.3.4 存儲字數據通路
8.3.5 暫存器轉移數據通路
8.4 流水線各段設計和功能描述
8.4.1 Stage 1 取指令段
8.4.2 Stage 2 解碼段ID
8.4.3 Stage 3 執行有效地址計算段(EXE)
8.4.4 Stage 4 訪存段(MEM)
8.4.5 Stage 5 回寫段(WB)
8.4.6 一些關鍵功能部件的設計
8.4.7 控制單元
8.4.8 中斷與異常
8.4.9 流水線CPU 系統電路結構
8.4.10 CPU 與LCD 顯示模組的接口
習題
實驗與設計
8-1 Stage 1 取指令段實驗
8-2 Stage 2 指令解碼段實驗
8-3 Stage 3 指令執行段實驗
8-4 Stage 4/5 存儲與寫回段實驗
8-5 數據相關性控制實驗
8-6 數據通路實驗
8-7 流水線CPU 綜合實驗
第9章 32位IP軟核嵌入式系統
9.1 Nios/NiosII 軟核處理器
9.2 Nios 軟核處理器及其設計流程
9.2.1 Nios 處理器
9.2.2 Nios 處理器內部結構
9.2.3 Nios 系統硬體開發流程
9.2.4 Nios 系統軟體開發流程
9.3 32位NiosII 系統設計
9.3.1 NiosII 系統的優勢
9.3.2 NiosII 系統開發流程
9.4 自定製Avalon 匯流排外設
9.5 DMA
9.6 自定製硬體指令
第10章 NiosII嵌入式系統軟硬體設計
10.1 NiosII 基本硬體系統構建
10.1.1 設計模型準備
10.1.2 NiosII 系統加入組件
10.1.3 NiosII 系統生成前設定與系統生成
10.1.4 NiosII 硬體系統生成
10.2 NiosII 軟體設計與運行流程
10.3 加入用戶自定義組件設計
10.4 加入用戶自定義指令設計
10.5 Flash 編程下載
習題
實驗與設計
10-1 設計一個簡單的NiosII 系統
10-2 秒表程式設計
10-3 為NiosII 系統定製複數乘法器硬體加速指令
10-4 利用NiosII 系統完成簡單計算器程式設計與功能實現
10-5 Avalon 從外設(數碼管動態掃描顯示模組)設計
附錄 GW48-CP+實驗系統相關資料
一、GW48-CP+系統實驗信號名與晶片引腳對照表
二、實驗電路結構圖
參考文獻

相關詞條

熱門詞條

聯絡我們